Устройство для интегрирования сигнала Советский патент 1982 года по МПК G06G7/186 

1

Изобретение относится к электронике и вычислительной технике.

Известны устройства для интегрирования, содержащие интегратор со схемой запоминания дрейфа 1 1 и 2 .

Недостатками этих устройств являются ограниченное время интегриро,вания, низкая точность и устойчивость вследствие того, что схема запоминания дрейфа может работать толь-ю ко до и после интегрирования.

Наиболее близким по технической сущности к предлагаемому является устройство для интегрирования сигна- ла, содержащее интегрирующую схему, состоящую из интегратора, включающего усилитель постоянного тока и предварительный усилитель, установленный на входе интегратора. В каче- 20 стве усилителя постоянного тока интегратора используется ди(1)ференциальный усилитель со схемой запоминания дрейфа 3.

Недостатками известного устройства являются ограниченное время интегрирования и низкая точность работы схемы вследствие того, что схема запоминания дрейфа может работать только до и после интегрирования. В процессе работы на вход интегратора подается напряжение, соответствующее дрейфу, приведенному ко входу, с запоминающего конденсатора. Это напр-чжение выpaбaтывiaeтcя схемой запоминания дрейфа перед интегрированием. Ограниченное время интегрирования снижает функциональные возможности интегратора. Дрейф, имеющий место в процессе интегрирования, не устраняется до окончания цикла интегрирования, что снижает точность работы схемы, особенно при длительном цикле интегрирования.

Кроме того, нестабильность коэф- j фициента усиления и постоянной времени интегрирования из-за того, что в интеграторе отсутствует отрицательнал обратная связь по постоянному току, снижает стабильность работы схемы. При введении отрицательной обратной связи резко уменьшается постоянная времени из-за шунтирующего действия сопротивления обратной связи.

Целью изобретения является повышение точности и стабильности постоянной времени интегрирования.

Указанная цель достигается тем, что в устройство для интегрирования сигнала, содержащее предварителный усилитель, подключенный ко вход запоминающего усилителя, выход котЬрого является выходом устройства, блок запоминания ;с;рейфа и первый ключ, вход которого через первый масштабный резистор соединен с входом устройства, введены формирователь импульсов стабильной скважности, интегрирующий конденсатор и второй ключ, включенный между выходом первого ключа и первым входом предварительного усилителя, второй вход и выход которого соединены сооветственно с выходом и входом блока запоминания дрейфа, интегрирующий конденсатор включен между выходом запоминающего усилителя и общим выводом первого и второго ключей, управляющие входы которых соединены с первым выходом формирователя импульсов стабильной скважности, второй выход которого подключен к управляющему входу блока запоминания дрейфа а также тем, что запоминающий усилитель выполнен на дифференциальном усилителе, неинвертирующий вход котрого является входом запоминающего усилителя, а инвертирующий вход через второй масштабный резистор соединен с шиной нулевого потенциала и через параллельно соединенные третий масштабный резистор и интегрирующий конденсатор - с выходом дифференциального усилителя. . .

Кроме того, предварительный усилитель выполнен на дифференциальном .усилителе, инвертирующий вход которого является первым входом предва.рительного усилителя и через четвертый и пятый масштабные резисторы соединен соответственно с шиной нулевого потенциала и выходом дифференциального усилителя, причем неинвертирующий вход и выход дифференциального усилителя являются соответственно вторым входом и выходом предварительного усилителя.

На фиг. 1 приведена принципиальная схема, устройства для интегрирования сигнала; на фиг. 2 и 3 эпюры напряжений на управляющих входах электронных ключей.

Устройство для интегрирования сигнала содержит интегратор 1, состоящий из предварительного усилителя 2, запоминающего усилителя 3. блока k запоминания дрейфа, формирователь 5.импульсов, электронные ключи 6-8. На инвертирующем входе предварительного усилителя 2 последовательно стоят ключи 6 и 8. Выход предварительного усилителя 2 подключен ко входу запоминающего усилителя 3. Блок k соединен своим входом с выходом предварительного усилителя 2, а выход его через электронный ключ 7 подключен к неинвертирующему входу предварительного усилителя 2. Интегрирующий конденсатор 9 подключен меж-,

ДУ выходом устройства и общим выводом ключей 6 и 8. Управляющие входы всех ключей соединены с формирователем 5 импульсов стабильной скважности. Резисторы 10 и 11 предназначены

для задания коэффициента усиления предварительного усилителя 2, а 12 и 13 - коэффициента усиления запоминающего усилителя 3Конденсатор Ц служит для запоминания напряжения, соответствующего приведенному ко входу дрейфу, на то время, когда ключ 7 разомкнут. Интегрирующий конденсатор 15 подключен параллельно резистору 13. Вход устройства через резистор 16 соединен со входом ключа 6.

Кроме того, устройство содержит операционные усилители 17 19Устройство для интегрирования си1- нала работает следующим образом.

Формирователь 5 импульсов генерирует импульсы со скважностью 10.

Управляющие импульсы поступают на. управляющие входы ключей 6 и 8 (фиг. 2) , а также на вход ключа 7

(фиг. 3).Как видно, когда ключи 6 и 8 замкнуты, ключ 7 разомкнут и наоборот. В течение времени размы каются ключи 6 и 8 и замыкается ключ 7, который включает усилитель блока

Ц запоминания дрейфа в Е{епь отрицательной обратной связи усилителя 2. На выходе блока запоминания дрейфа устанавливается напряжение, соответствующее дрейфу усилителя 2, приведенному ко входу. В течение времени Т, когда ключ 7 разомкнут, напряж ние компенсации дрейфа поступает на вход усилителя 2 с запоминающего конденсатора 14. Ключ 8 служит для того, чтобы разрывать входную цепь усилителя 2 на время работы блока запоминания дрейфа, а ключ 7 для JToro, чтобы за это же время интегрирующий конденсатор не разрядился через источник сигнала. Усиление усили теля 2 составляет 2000. Запоминающий усилитель 3 служит для того, чтобы сгладить провалы выходного сигнала, появляющиеся во вре мя разрыва входной цепи предваритель ного усилителя. Запоминающий усилитель 3 имеет коэффициент усиления десять и поэтому его собственный дрейф практически не вносит искажений в выходной сигнал. Формирователь 5 импульсов генерир ет управляющие импульсы стабильной скважности, что обеспечивает постоян ство коэффициента усиления и, следовательно, стабильность постоянной времени устройства. Таким образом, возможность интегр рования неограниченного во времени с сигнала с периодической компенсацией дрейфа, повышение точности и устойчи вости работы предлагаемого устройств по сравнению с известным определяется тем, что блок запоминания дрейфа включен в цепь ОС безинерционного предварительного усилителя, что позволяет производить компенсацию дрейфа в процессе интегрирования без искажения выходного сигнала. Разделение функций компенсации дрейфа и запоминания соответственно на предварительный и запоминающий усилители, охват их жесткими обратными связями по постоянному току поз волят также получить более стабильный коэффициент усиления и постоянную времени по сравнению с известным Стабильность коэффициента усиления обусловлена также постоянством скважности управляющих импульсов, генерируемых формирователем импульсов. Предлагаемое устройство для интегрирования сигнала может применяться для интегрирования или дифференцирования с большой постоянной времени в аналоговых вычислительных машинах и других системах, где необходима высокая точность и надежность воспроизведенной интегрирующей функции. Формула изобретения 1. Устройство для интегрирования сигнала, содержащее предварительный усилитель, подключенный ко входу запоминающего усилителя, выход которого является выходом устройства, блок запоминания дрейфа и первый.ключ, вход которого через первый масштабный резистор соединен с входом устройства, отличающееся тем, что, с целью повышения точности и стабильности постоянной времени интегрирования, в него введены формирователь импульсов стабильной скважности, интегрирующий конденсатор и второй ключ, включенный между выходом первого ключа и первым входом предварительного усилителя , второй вход и выход которого соединены соответственно с выходом и входом блока запоминания дрейфа, интегрирующий конденсатор включен между выходом запоминающего усилителя и общим выводом первого и второго ключей, управляющие входы которых соединены с первым-выходом формирователя импульсов стабильной скважности, второй выход которого подключен к управляющему входу блока запоминания дрейфа. 2.Устройство по .П 1 о т h и чающееся тем, что запоминающий усилитель выполнен на дифференциальном усилителе, неинвертирующий вход которого является входом запоминающего усилителя, а инвертирующий вход через второй масштабный резистор соединен с шиной нулевого потенциала и через параллельно соединенные третий масштабный резистор и интегрирующий конденсатор -, с выходом дифферен.циального усилителя. 3.Устройство по п. 1, отличающееся тем, что предвари-г, тельный усилитель выполнен на диффемциальном усилителе, инвертирующий вход которого является первым входом предварительного усилителя и через четвертый и пятый масштабные .ре зисторы соединен соответственно с шиной нулевого потенциала и выходом дифференциального усилителя, причем неинвертирующий вход и выход диффеоенциального усилителя являются

соответственно вторым входом и выходом предварительного усилителя.

Источники информации, принятые во внимание при экспертизе

1. Патент США N 3660769, кл. G 06 G 7/18, опублик. 1972.

2.Патент США (Г , кл. G Об G 7/18, опублик. 1979.

3.Заявка Японии № 51-17860, S кл. G 06 G 7/18, опублик. 1976

(прототип).

iff