Интегратор с запоминанием Советский патент 1986 года по МПК G06G7/186 

1228122

Изобретение относится к аналоговым устройствам, предназначенным для интегрирования входного сигнала и запоминания текущего значения выходного напряжения интегратора на определенных интервалах времени, и может быть использовано в устройствах автоматического регулирования.

Целью изобретения является повышение точности в режиме запоминания за счет компенсации нуля.

На чертеже представлена блок-схема предлагаемого интегратора с запоминанием ,

Интегратор содержит интегрирукнций усилитель 1, выполненный на накопительном конденсаторе 2, операционном усилителе 3 и токозадающем резисторе 4, масштабный резистор 5, масштабный усилитель 6, интегродифференцирую- щий корректирующий элемент 7, элемент 8 задержки, ключ 9, переключатель 10, запоминающий конденсатор 11 информационный вход 12 интегратора, вход 13 управления режимом работы интегратора, выход 14 интегратора.

Интегратор с запоминанием работает следующим образом.

При нулевом напряжении на входе 13 интегратор работает в режиме интегрирования. В этом случае подлежащий интегрированию сигнал поступает с входа 12 переключатель 10 на токозадающий резистор 4. Проинтегрированное напряжение снимается с выхода операционного усилителя 3 и подается на выход интегратора. В этом режиме ключ 9 замкнут, что обеспечивает нулевое напряжение на выходе усилителя 6 и на соответствующем входе переключателя 10.

При подаче на вход 13 команды запоминания токозадающий резистор 4 подключается через переключатель 10 к выходу корректирующего элемента 7. В этот момент напряжение на его выходе удерживается на нулевом уровне вследствие замкнутого состояния ключа 9. Через интервал времени, необходимый для срабатывания переключателя 10, напряжение с входа 13 проходит через элемент 8 задержки и поступает на управляющий вход ключа 9. Кпюч 9 размыкается, замыкая тем самым контур с гибкой отрицательной обратной связью, охватывающей интегрирующий усилитель. В этом режиме работы дрейф выходного напряжения

интегрирующего усилителя заметно сни жается.

Если постоянная времени интегрирующего усилителя равна Т„, постоянная времени дифференцирующей RC-цепочки (резистор 5, конденсатор

11)

равна

передаточная

функция корректирующего элемента 7

fO имеет вид W

кэ

р

и его

элементы выбраны таким образом, что

Т,

Т,,, Т; Td, а коэффициент усиления усилителя 6 равен К, то при пересчете результирукидего скачкообразного возмущающего воздействия на вход интегратора в виде аддитивной помехи величиной g напряжение на выходе интегратора оказывает-ся равным

а т,

До 2

1-е

-Лоч

Та

25 где результирующий коэф фициент усиления системы.

30

40

Из приведенного выражения видно, что в установившемся режиме дрейф интегратора с введенной обратной связью оказывается в KQ раз меньще, чем у интегратора без обратной связи.

Формула изобретения 35

Интегратор с запоминанием, содержащий интегрирующий усилитель, вход . которого подключен к первому входу переключателя, выход которого соединен с информационным входом интегратора, выход интегрирующего усилителя является выходом интегратора, управляющий вход переключателя подключен к входу управления режимом работы интегратора, масштабный усилитель, ключ и запоминающий конденсатор, о т л и - чающийся тем, что, с Целью повьш1ения точности в режиме sanoi maa- ния за счет компенсации дрейфа нуля, в него введены элемент задержки, ин- тегродифференцирующнй корректирующий элемент и масштабный резистор, включенный между первой обкладкой запоминающего конденсатора, вторая обклад- 55 ка которого соединена с выходом интегрирующего усилителя, и шиной нулевого потенциала, общий выход масштабного резистора и запоминающего кон45

50

денсатора подключен к входу масштабного усилителя и через ключ - к птине нулевого потенциала, выход инвертирующего усилителя через интегро- дифференцирующий корректирующий эле11

«м

:iQ

/J ffРедактор Н.Швьщкая

Составитель С.Белан Техред И.Попович

Заказ 2288/50 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,

мент подключен к второму входу переключателя, а управлякнций вход ключа соединен с входом управления режимом работы интегратора через элемент задержки.

8

ГФ1

Корректор М.Максимишинец

Изобретение относится к области вычислительной техники. Целью изобретения является повьппение точности в режиме запоминания текущего значения выходного напряжения интегратора за счет компенсации дрейфа нуля. Интегратор содержит интегрирующий усилитель, на вход которого через переключатель, управляемый сигналом с входа управления режимом работы интегратора, поступает либо входной интегри- . руемый сигнал, либо сигнал с выхода интегродифференцирующего корректирующего элемента (КЗ), включенного в цепь гибкой отрицательной обратной связи, охватывакяцей интегрирукяций усилитель. При этом в цепь гибкой обратной связи входят также дифференцирующая RS-цепочка, вход которой подключен к выходу интегрирукядего усилителя, а выход через усилитель - к входу КЭ и через ключ - к шине нулевого потенциала, управляющий вход ключа через элемент задержки соединен с входом управления режимом работы интегратора. В установившемся режиме дрейф интегратора с введенной обратной связью значительно снижается. 1 ил. с сл to 1C 00 to to