Устройство для обнаружения сбоев синхронизируемой цифровой системы Советский патент 1982 года по МПК G06F11/16 

Изобретение отиосится к автомати-- N ке и вычислительной технике и может найти применение для диагностирования синхронизируекых цифровых систем.

Для диагностирования сбоев в цифровых системсос, в общем случае необходимо сбой обнаружить, зафиксировать , а затем дешифрировать р зультат для получения информации о месте сбоя.

известно устройство для фиксации сбоев, которое содержит счетчик,дешифратор, два элемента ИЛИ, группу элементов И, реле времени, элемент НЕ, генератор импульсов, формирователь, выходной регистр и регистр памяти 1.

Однако данное устройство не позволяет обнаружить сбои, возникающие в результате логических-гонок.

Наиболее близким по технической сущности к предлагаемому является дискриминатор логических сигналов/ содержащий триггеры, к выходам которых, подсоединен дешифратор для преобразования состояния указанных триггеров в сигналы, соответствующие определенным видам переходного процесса в исследуемой точке. Выходы

дешифратора служат для визуального отображения изменения сигнала f2j.

С помощью дискриминатора логичес- 5 ких сигналов невозможно обнаружить сбой в некоторой линии передачи данных между блоками цифровой-системы, так как кроме фиксации перехода сигнала от уровня логической 1 к 10 уровню логического О и наоборот, . необходима еще и фиксация момента времени, в которой этот переход совершен. Последняя же не входит в функции дискриминатора.

Таким образом, дискриминатор ло15гических сигналов не позволяет получить важную информацию, необходимую для локализации неисправного блока в синхронизируекых цифровых системах.

Цель изобретения - расширение

20 функциональных возможностей устройства путем обнаружения сбоев, вызванных логическими состязаниями.

Поставленная цель достигается тем, что в устройство для обнаружения

25 сбоев, содержащее к узлов контроля, в состав каждого из которых входят два триггера, элемент НЕ, элемент И-НЕ, элемент индикации, причем в каждом узле контроля нулевые выходы

30 первого и второго триггеров соединены с соответствующими входами элемента И-ГЕ, выход которого соединен с входом элемента индикации и являет ся выходом узла контроля, информационные входы узлов контроля образуют группу информационных входов устройства, которая соединена с выходами соответствующих блоков контролируемой система, введены элемент И в каждый узел контроля, элемент ЙЛИ-НЕ причем первый и второй входы элемента И соединены соответственно с входами синхронизации, и управления данного узла контроля, выход элемента И соединен с V-входами первого и второ го триггеров, R-входа которых объеди нены и соединен с входом начальных установок узла контроля, информацион ный вход узла контроля соединен с Твходом первого триггера и через элемент НЕ соединен с Т-входом второго триггера, входы синхронизации всех узлов контроля образуют группу входов синхронизации устройства и соединены с соответствующими выходами блока синхронизации контролируемой системы, выходы узлов контроля соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с входами управления всех канальных узлов и является выходом устройства, входы начальных установо всех узлов контроля соединены с вхо дом начальных установок устройства. На чертеже приведена;, структурная схема устройства для обнаружения сбоев контролируемой системы. Предлагаемое устройство для обнаружения сбоев ,содержит элемент ИЛИ-Н 2, узлы 3 контроля, блок 4 синхрониза1ции контролируемой системы, блоки 5 контролируемой систе№л, первый триггер б, второй триггер 7, элемент НЕ 8, элемент И 9, элемент И-НЕ 10, элемент 11 индикации, вход 12 синхронизации узла 3 контроля, вход 13 управления узла 3 контроля, информационный вход 14 узла 3 контроля, вход 15 начальны х уста:новок узла 3 контроля, выход 16 устройства, вход 17 начальных установок устройства. Данное устройство предназначено для обнаружения сбоев, возникающих, в частности из-за логических состязаний в цифровых синхронизируемых системах. Они сопровождгцотся изменением выходных сигналов блоков во время синхроимпульса, то есть выходной сигнал не остается неизменным, равны О или 1, а изменяется от О к 1 и наоборот однократно или многократно. На этом основывается принцип действия устройства. Устройство работает следующим образом. В начале работы по входу 17 начальных установок устройства все узлы 3 контроля устанавливаются в начальное положение. На нулевых выходах триггеров устанавливаются сигналы 1, а на выходе элемента И-НЕ Юсигнал О, следовательно на элемент 11 индикации напряжение не поступает. Посредством элемента ИЛИ-НЕ-2 на всех входах 13 управления узлов 3 контроля устанавливаются сигналы 1. Если в цифровой системе нет сбоев, то устройство функционирует следующим образом-. С блока 4 синхронизации контролируемой системы на один из рабочих блоков 5 контролируемой системы и на один из узлов 3 контроля поступает синхроимпульс. На выходе блока 5 устанавли.вается сигнал 1 или сигнал О. Поступление синхроимпульса (уровень сигнала 1) на вход 12 синхронизации узла контроля вызывает сигнал 1 на выходе элемента И 9, а значит сигнал 1 на входах триггеров 6 и 7. По этой причине становится возможной реакция триггеров 6 и 7 на изменение сигнала на Т-входах, один из которых подключен непосредственно к информационному входу 14 узла 3 контроля, а другой - к этому же входу через элемент НЕ-8, но при исправном функционировании блока 5, на выходе которого сигнал во время синхроимпульса не изменяется, а значит не изменяются сигнал на информационном входе 14 узла 13 контроля и состояние триггеров б и 7. Таким образом, если в цифровой системе нет сбоев, то состояние всех узлов 3 контроля при функционировании системы не изменяется. При возникновении сбоя в ци.фровой системе с блока 4 синхронизации контролируемой цифровой системы на один из рабочих блоков 5 контролируемой системы- и на один из узлов 3 контроля, как и прежде, поступает синхроимпульс. Но в этом случае на выходе блока 5 сигнал не устанавливается и изменяется от О до 1 или наоборот, возможно многократно. Поступление синхроимпульса на вход 12 синхронизации узла 3 контроля делает возможной, как уже рассматривалось, реакцию триггеров б и 7 на изменение сигнала на информационном входе 14. Причем из-за наличия двух триггеров б и 7 и элемента НЕ В первое же изменение сигнала на информационном входе 14 от до 1 или наоборот вызывает переброс одного из триггеров. На выходе элемента И-НЕ 10 устанавливается сигнал 1 и элемент 11 индикации индицирует сбой. Источник сбоя однозначно определяется сработавшим узлом 3 контроля, который регистрирует первый сбой, что достигается наличием обратной связи с выхода элемента ИЛИ-НЕ -2 на входы 13 управления .всех узлов 3 контроля. При первом же перебросе триггера любого узла 3

контроля сигнал О с выхода элемента ИЛИ-НЕ -2 поступает на вход управления узлов 3 контроля. На выходе элементов и 9 устанавливается сигнал О, который поступает на Г-входы триггеров 6 и 7, в результате чего триггеры 6 и 7 перестают реагировать на сигналы, поступающие на Т-входы.

С выхода 16 устройства сигнал о возникновении сбоя может передаваться в блок управления цифровой системой для фиксации такта, на котором произошел сбой.

Таким образом, устройство позволяет определять сбои, вызванные логическими состязаниями. Возможность индикации узла контроля, первым обнаружившего сбой, повышает эффективность и надежность контроля.

Формула изобретения

Устройство для обнаружения сбоев синхронизируемой цифровой системы, содержащее И узлов контроля, в состав каждого из которых входят два триггера, элемент НЕ, элемент И-НЕ, элемент индикации, причем в каждом узле контроля нулевые выходы перврго ,к второго триггеров соединены с соответствующими входами элемента И-НЕ, выход которого соединен с ;входом элемента индикации и является выходом узла контроля, информационные входы узлов контроля образуют группу информационных входов устройства, которая соединена с выходами соответствующих блоков контролируемой системы, отличающееся тем, что, с целью расширения функциональных возможностей за счет обнаружения сбоев, вызванных логическими состязаниями, в него введены элемент И в каждый узел контроля, элемент ИЛИ-НЕ, причем первый и второй входы элемента И соединены соответственно

с входами синхронизации и управления данного узла контроля, выход элемента И соединен с V-входами первого и второго триггеров, R-входы которых объединены и соединены с установочным

входом узла контроля, информационный вход узла контроля соединен с Т-входом первого триггера и через элемент НЕ соединен с Т -входом второго триггера, входы синхронизации всех узлов контроля образуют группу входов синхронизации устройства и соединены с соответствующими выходами блока синхронизации контролируемой системы, выходы узлов контроля соединены

с соответствующими-входами элемента ИЛИ-НЕ, выход которого соединен с входс1ми управления всех канальных узлов и является выходом устройства, входы начальных установок всех узлов

контроля соединены с входом начальных установок устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 601695, кл. G 06 F 11/00, 1978.

2. Авторское свидетельство СССР S55354, кл. G 06 F 11/04, 1975.