Цифровой функциональный преобразователь Советский патент 1982 года по МПК G06F17/10 

Изобретение относится к вычислительной технике а именно к цифровым устройствам для воспроизведения функций на основе полигональной аппроксимации, и может быть использовано для имитационного моделирования зависимостей типа петля гистерезиса, люфт, переходный процесс.

Известно устройство, содержащее блок памяти, двоичный умножитель, делитель длины участка, счетчик участков

Недостатком данного устройства является необходимость большого объема памяти при отработке кривых типа петля гистерезиса, невозможность вариации нелинейности отдельных участков и точки перегиба характеристкки.

Наиболее близким к предлагаемому является устройство, содержащее блок памяти, двоичный умножите ть и счетчик участков 2}.

Данное устройство реализует воспроизведение функций, однако его недостатком является невозможность ва- риации нелинейности воспроизводимой функции, значительные схемные затраты при воспроизведении кривых типа

петля гистерезиса и сложность изменения паргметров кривых.

Цель изобретения - расширение класса решаемых задач за счет возмож-/ fHOcYH изменения нелинейности воспроизводимой функции.

Поставленная цель достигается тем,/ что в цифровой функциональный преобразователь , содержащий первый дво10ичный умножитель, первый блок памяти, триггер и реверсивный счетчик участков, выход разрядов которого соединен -с входом блока памяти, выход которого соединен с управляющим вхо15дом первого двоичного умножителя, выход переполнения которого соединен со счетным.входом реверсивного счетчика участков, дополнительно введены второй блок памяти, второй и тре20тий Двоичные умножители, схема сравнения, ключ и сумматор-вычитатель, управляющий вход которого соединен с выходом старшего разряда реверсивного счетчика участков, управляющий

25 вхоц и выход которого соединены собтветственно с выходом и входоТл схё tiVL сравнения, шход которой через триггер, соединен с входом второго блока памяти, первый и второй выходы 30 кЙ орого соединены с управляющими входами соответственно второго и .третьего двоичных умножителей, выходы которых соединены соответственно С первым информационным входом сумматора-вычитателя и выходом преооразователя, второй информационный вход сумматора-вычитателя соединен с выходом ключа, первый и второй информационные входы которого соединены соответственно с входом преобраэо вателя и выходом первого двоичного умножителя, информационный вход и вы ход которого соединены соответственн с входом преобразователя и информаци онным входом второго двоичного умножителя, выход сумматора-вычитателя соединен с инф015мационным входом третьего двоичного умножителя, управ лякиций вход ключа соединен с входом задания режима преобразователя. На фиг.1 представлена блок-схема преобразователя; на фиг.2 - диаграмма, поясняющая его работу. Цифровой функциональный преобразователь содержит двоичный умножител 1, счетчик 2 участков, блок 3 памяти схему 4 сравнения, триггер 5, блок 6 памяти, двоичный умножитель 7, сумма тор-вычитатель 8, двоичный умножител 9, ключ 10, управляющий вход 11 сумматора-вычитателя 8, управляющий вхо 12 счетчика 2 участков, выход 13 и вход 14 преобразователя. Устройство работает следующим образом. Исходное состояние сумматора-вычитателя 8 - режим вычитания. При по даче на вход 10 устройства унитарного кода из него вычитается вспомогательный унитарный код, формируемый двоичным умножителем 1, коэффициенты передачи которого задаются блоком 3 памяти. Степень нелинейности функции напервом участке (фиг.2) защается путем масштабирования вспомогательного единичного кода с помощью второго двоичного умножителя. 7. В течение первой половины первого участка вспомогательный унитарный код вычита ется из входного, а в течение второй половины первого участка суммируется После отработки последнего отрезка кусочно-линейной аппроксимации на первом участке с выхода схемы 4 срав нения поступает сигнал, устанавливаю щий через вход 12 счетчик 2 в режим вычитания, а триггер 5 - в единичное состояние, благодаря чему входах двоичного умножителя 7 устанавливает ся новое значение коэффициента , обеспечивакицего необходимую нелинейность на втором участке (фиг.2).. Поскольку счетчик 2 переведен в режим вычитания, то коэффициенты, с помощью которых формируется вспо1« гатель ный единичный,код, выбираются из бло ка 3 памяти в обратном порядке, благода1зя чему обеспечивается гладкость сопряжения первог-о и второго участков . В общем случае величины первого и второго участков по вертикали могут отличаться, для чего на первом и втором участках на управляющие входы , двоичного умножителя 9 подаются соответствукядие значения кодов Ь со вторых выходов блока 6 памяти (фиг.21. После отработки второго участка с помощью несложной схемы формируются горизонтальный и .обратный отрезки петли (обозначено пунктиром-. Необходимо отметить, что со второй половины первого участка сумматор 8 импульсов устанавливается в режим сложения и фиксируется в данном состс янии до второй половины второго участка, после чего устанавливается в режим вычитания. Использование ключа 10 позволяет подключать к входу сумматора-вычитателя 8 вход 14 устройства или выход двоичного умножителя 1, изменяя тем самым вид воспроизводимой зависимости. Таким образом, предлагаемое устройство позволяет отрабатывать нелинейности с изменением знака второй производной при ограниченных схемных затратах (из принципа работы устройства следует, что все четыре не-, линейных участка петли воспроизводятся с помощью одного блока памяти и двух пар чисел а-- и Ь) , варьируемой нелинейностью функции, варьируемой точкой изменения знака второй производной, гладкостью сопряжения нелинейных участков и варьируетиым положением экстремума .функции, что выгодно отличает его от известного. Формула изобретения Цифровой функциональный преобразователь, содержащий первый двоичный умножитель, первый блок памяти, триггер и реверсивный счетчик участков, выход разрядов которого соединен с входом блока пз.мяти, выход которого соединен с управляющим входом первого двоичного умножителя, выход переполнения которого соединен со счетным входом реверсивного счетчика участков, отличающийся тем, что, с целью расширения класса решаемых задач за счет возможности изменения нелинейности воспроизводимой функции, в негр введены второй блок памяти, второй и третий двоичные умножители, схема сравнения, ключ и сумматор-вычитатель, управляющий вход которого соединен с выходом старшего разряда реверсивного счетчика участков , управляющий вход и выход которого соединены соответственно с выходом и входом схемл сравнения, выход котор й через триггер соединен с входом

второго блока памяти, первый и второй выходы которого соединены с управляющими входами соответственно второго и третьего двоичных умножителей, выходы которых соединены соответственно с первым информационным входом сумматора-вычитателя и выходом преобразователя, второй информационный вход сумматора-вычитателя соединен с выходом ключа, первый и второй информа|ционные входы которого соединены соответственно с входом преобразователя

и выходом первого двоичного У НОЖИтеля, информационнь й вход и выход

которого соединены соответственно с входом преобразователя и информационным входом второго двоичного умножителя, управляющий вход ключа соединен с входом задания режима пр образователя.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 451989, кл. G Об F 15/31, 1973.

2.Брачо Е.Н. Методы и устройства цифрового преобразования информации. М., Недра, 1976, с.55,рис.22.

фй

зг

IITI

/а

/

Г

Т

(puti

0

0

f,

фиг. 2