Дискретный адаптивный дельта-модулятор Советский патент 1982 года по МПК H03K13/22 

Изобретение относится к цифровой технике и может быть использован при проектировании устройств передач информации. Известно устройство, содержащее последовательно соединенные генератор импульсов, триггер, к другому вх ду которого подключен блок вычитания счетчик, блок адаптации 1. Недостатком этого устройства является его низкая точность. Известно устройство, содержащее первый элемент НЕ, первый и второй ключи, генератор импульсов, выход ко торого соединен с входом делителя частоты и с первым входом дешифратора, информационные входы которого со единены с инсЬормационными входами блока управления и с выходами реверсивного счетчика, входы которого соединены с выходами блока управлени |Первый и второй входы которого соединены с выходами первого триггера, а третий вход соединен с первым выходом делителя частоты и с первым входом первого триггера, второй вход которого подключен к выходу вычитателя, первый вход которого соединен с шиной входного сигнала, а второй соединен с выходом интегратора, второй вход дешифратора соединен с вторым выходом делителя частоты и с первыми входами трех элементов И, вторые входы которых соединены с выходами дешифратора, а выходы соединены с входами первого сумматора 1,2J, Недостатком известного устройства является низкая точность. Целью изобретения является повышение точности. Поставленная цель достигается тем, что в устройство, содержащее первый элемент НЕ, первый и второй ключи, генератор импульсов, выход которого соединен с входом делителя частоты и с первым, входом дешифратора, инЛор97мационные входы которого соединены с информационными входами блока управле ния и с выходами реверсивного счетчика, оходы которого соединены с выходами блока управления, первый и второй пходы которого соединены с выхода .ми первого триггера, а третий вход соединен с первым выходом делителя частоты и с первым входом первого триггера, второй вход которого подклю чей к выходу вычитателя, первый вход которого соединен с шиной входного сигнала, а второй соединен с выходом интегратора, второй вход дешифратора соединен с вторым выходом делителя частоты и с первыми входами трех эле ментов И, вторые входы которых соеди-j нены с выходами дешифратора, а выходы соединены с Qxoдa первого сумматора введены второй и третий элементы НЕ, четыре дополнительных элемента И, два элемента ИЛИ,- второй триггер, вто рой сумматор и формирователь двуполяр ного напряжения, причем первые входы всех дополнительных элементов И соединены с первым выходом делителя час тоты, вторые входы первого и второго дополнительных элементов И соединены с вторым выходом делителя частоты непосредственно, а вторые входы третьего и четвертого дополнительн| х элементов И - через второй элемент НЕ, третьи входы первого и четвертого дополнительных элементов И соединены с первым выходом первого триггера,второй выход которого соединен с третьими . входами второго и третьего дополнительных элементов И,выходы первого и третьего дополнительных элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго триггера, второй вход которого соединен с выходом второго элемента ИЛИ, выходы которого соединены с выходами второго и четвертого элементов И, выхода второго триггера соединены соответственно с управляющими .входами первого и второго ключей, выходы которых соединены с входами второго сумматора, выход которого соединен с первым входом Формирователя дву полярного напряжения непосредственно, а с вторым - через третий элемент НЕ, выход первого сумматора соединен с входом первого ключа непосредственно, а второго ключа через первый элемент НЕ, вход интегратора соединен с выходом формирователя двуполярного напряжения. 14 На чертеже представлена блок-схема дискретного адаптивного дельта-модулятора. Дискретный адаптивный дельта-модулятор содержит генератор 1 импульсов, выход которого соединен с входом делителя 2 частоты и с первым входом дешифратора 3, информационные входы которого соединены с информационными входами блока i управления и с выходами реверсивного счетчика 5, входы которого соединены с выходами бслока 4 управления, первый и второй входы которого соединены с выходами триггера 6, а третий вход соединен с первым выходом делителя 2 частоты и с первым входом триггера 6, второй вход которого подключен к выходу вычитателя 7, первый вход которого соединен с шиной 8 входного сигнала, а второй соединен с выходом интегратора 9. Второй вход дешифратора 3 соединен с вторым выходом делителя 2 частоты и с первыми входами элементов И 10-12, вторые входы которых соединены с выходами дешифратора 3, а выходы соеди;нены с входами сумматора 13, первые входы элементов И соединены с первым выходом делителя 2 частоты, вторые входы элементов И 1 и 15 соеди нены. с вторым выходом делителя 2 непосредственно, а вторые входы элементов И 16 и 17 - через элемент НЕ 18, Третьи входы элементов Ни 17 соединены с первым выходом триггера 6, второй выход которого соединен с третьими входами элементов И 15 и 1б, выходы элементов И 14 и 16 соединены с входами элементов ИЛИ 19, выход которого соединен с первым входом триггера 20, второй вход которого соединен с выходом элемента ИЛИ 21, входы которого соединены с выходами элементов И 15 и 17, выходы триггера 20 соединены соответственно с управляющими входами ключей 22 и 23, выходы которых соединены с входами сумматора 2, выход которого соединен с первым входом Формирователя 25 двуполярного напряжения непосредственно, а с вторым элемент НЕ 26. сумматора 13 соединен с входом ключа 22 непосредственно, а ключа 23 - через элемент НЕ 27, вход интегратора 9 соединен с выходом .формирователя 25. Устройство работает следующим образом. Из выходного сигнала генератора 1 импульсов делителем 2 частоты формируются короткие импульсы тактовой частоты, в момент поступления которы на триггер 6 записывается дискретное состояние вычитателя 7, входными сиг налами которого являются входной ана логовый сигнал X(t) и сигнал аппроксимации X(t). В блоке управления по выходным сигналам триггера 6 и ко ротким тактовым импульсам формируются импульсы сложения и вычитания для управления работой реверсивного счет чика 5, причем импульсы вычитания формируются в момент изменения выход ного сигнала триггера 6, а импульсы сложения - в момент поступления тактового импульса, если выходной сигна триггера 6 не изменяется. Выходные сигналы реверсивного сче чика 5 подаются на входы дешифратора 3 и на входы блока А управления, определяЮ1чего минимальное и максимал ное состояния реверсивного счетчика по которым затем формируются, соответственно, сигнал запрета вычитания и сигнал запрета сложения реверсивного счетчика 5. Дешифратор 3 анализирует состояние реверсивного счетчика 5 и,в, зависимости от этого состояния, при по мощи выходного сигнала генератора 1 импульсов и вспомогательной импульсной последовательности, поступающей с дополнительного выхода делителя 2 частоты, формирует импульсы адаптации, длительного которых равна длительности импульсов вспомогательной импульсной последовательности. Из вспомогательной импульсной последовательности, частота следования импульсов которой должна быть в {п+ ), где п - целоеположительное ,число, раз больше тактовой частоты, элементами 10-13 формируется путем исключения импульсов адаптации адаптивная импульсная последовательность Через элемент НЕ 27 на вход кпюjj4a 23 поступает инверсная адаптивная Импульсная последовательность, а на вход ключа 22 прямая, в любой момент времени включен один из ключей 22, 23 вследствие чего на выход сумма-, тора Р. поступает или инверсная, или прямая адаптивная импульсная последовательность. Формирователь 25 двухполярного напряжения представляет собой операционный усилитель, на инвертирующий вход которого поступает сигнал прямо с выхода сумматора 2k, а на неинвертирующий вход через элемент НЕ 26. Из доухполярного сигнала адаптивной импульсной последовательности в интеграторе 9 формируется сигнал аппроксимации. Ключи 22 и 23 управляются сигналом, который формируется по выходным сигналам триггера 6, тактовым импульсам и вспомогательной импульсной последовательности следующим образом. 8 моменты появления тактовых импульсов, поступакзщих на входы элементов 1t-17, оценивается полярность цифрового выходного сигнала и вспомогательной импульсной последовательности , прямые и инверсные сигналы которых поступают на другие входы элементов Н-17. Выходные сигналы элементов 1 и 16 поступают на элемент 19 на выходе которого получаем короткие импульсы в случае несовпадения полярностей оцениваемых сигналов в момент появления тактового импульса, а в случае совпадения - на выходе элемента 21, на входы которого поступают выходные сигналы элементов 15 и 17 получаем короткие импульсы. Импульсные последовательности, поступающие с выходои элементов 19 и 21 на вход триггера 20, управляют работой последнего. На выходе триггера 20 получаем переключающий сигнал, который и управляет работой ключей 23 и 22, В предлагаемом устройстве сигнал аппроксимации в период между двумя тактовыми импульсами формируется путем интегрирования набора положительных и отрицательных импульсов, общее количество которых при неизменном уровне входного сигнала равно нечетному числу. Это происходит потому, что при неизменном уровне входного сигнала происходит изменение состояния триггера 6 после каждого тактового импульса, вследствие чего импульсы адаптации на вььходе дешифратора 3 отсутствуют и сигнал аппроксимации представляет собой интегрированные импульсы дпухполярной вспомогательной импульсной последовательности, прямой или инверсной в зависимости от вы- . ходного сигнала триггера 20, что позволяет значительно повысить точность (модуляции. формула изобретения Лискретный адаптивный дельта-модул тор, содержащий первый элемент НЕ, первый и второй ключи, генератор импульсов, выход которого соединен с вх дом делителя частоты и с первым входом дешифратора, информационные входы которого соединены с информационными входами блока управления и с выходами эеверсивного счетчика, входы которого соединены с выходами блока управления первый и второй входы которого соединены с выходами первого триггера, а третий вход соединен с первым выходом делителя частоты и с первым входом первого триггера, второй вход которог подключен к выходу вычитателя, первый вход которого соединен с шиной входного сигнала,а второй соединен с выходом интегратора, второй вход дешифратора соединен с вторым выходом делите ля частоты и с первыми входами трех элементов И, вторые входы которых соединены с выходами дешифратора, а выходы соединены с входами первого сумматора, отличающийся тем, что, с целью повышения точности, в него введены второй и третий элементы НЕ, четыре дополнительных элемента И, два элемента ИЛИ, вто$)ой триггер, второй сумматор и формирователь двуполярного напряжения, причем первые входы всех дополнительных элементов И соединены с первым выходом делителя частоты, вторые входы первого и второго дополнительных элемен9718 VOB и соединены с вторым выходом делителя частоты непосредственно, а вторые входы третьего и четвертого дополнительных элементов И - через второй элемент НЕ, третьи входы первого и четвертого дополнительных элементов И соединены с первым выходом первого триггера, второй выход которого соединен с третьими входами второго и третьего дополнительных элементов И, выходы первого и третьего дополнительных элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом втотриггера, второй вход которого DOrO соединен с выходом второго элемента ИЛИ, входы которого соединены с выходами второго и четвертого элементов И, выходы второго триггера соединены соответственно с управляющими входами первого,и второго ключей, выходы которых соединены с входами второго сумматора, выход которого соединен с первым входом формирователя двуполярного напряжения непосредственно, а с вторым - через третий элемент НЕ, выход первого сумматора соединен с входом первого ключа непосредственно, а второго ключа через первый элемент НЕ, вход интегратора соединен с выходом формирователя двуполярного напряжения. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 99663, кл. Н 03 К 13/22, 08.0.7. 2. Авторское свидетельство СССР № , кл. Н 03 К 13/22, 07,02.77.

24

If

I

изйн

I liiiitiy.il U III..I I, IJ

I A/ I