Адаптивный восстанавливающий фильтр в дельта-модуляторе с двойным интегрированием Советский патент 1993 года по МПК H03M3/02 

Изобретение относится к технике передачи речевых сообщений методом дельта- модуляции и предназначено, в частности, для оптимизации частотной характеристики (модуля передаточной функции) восстанавливающего фильтра в цепи обратной связи дельта-модулятора с двойным интегрированием с предсказанием.

Целью изобретения является согласование частотной характеристики адаптивного восстанавливающего фильтра с усредненной спектральной плотностью речевого сигнала в основной полосе частот и за ее пределами.

На фиг. 1 представлена схема устройства; на фиг. 2 - схема двойного интегратора с фиксированным предсказанием, в котором в качестве второго интегратора используется пропорционально-интегрирующий

фильтр (ПИФ); на фиг. 3 - оптимальная частотная характеристика восстанавливающего фильтра, согласованная со спектральной плотностью речевого сигнала; на фиг. 4 - экспериментальные частотные характеристики фильтров, полученные по результатам моделирования дельта-кодера при различных параметрах дискриминатора комбинаций символов (по двум и по трем символам одного знака). Пунктиром изображена оптимальная частотная характеристика фильтра в модуляторе известного устройства-прототипа.

Устройство содержит определитель 1 границ пачек символов, выполненный на инверторе 2 и элементе ИСКЛЮЧАЮЩЕЕ ИЛИ.3, дискриминатор 4 комбинаций символов, выполненный на первом счетчике - дешифраторе 5 и первом RS-триггере 6,

4 О СП СЛ СЛ СА)

формирователь 7 интервала, выполненный нэ делителе 8 частоты и дифференциаторе 9, измеритель 10 плотности пачек символов, выполненный на втором счетчике - дешифраторе 11 и втором RS-триггере 12, элементе ИЛИ 13, интеграторах 14 и 15, элементе НЕ 16 и аналоговом ключе 17.

Адаптивный восстанавливающий фильтр в дельта-модуляторе с двойным интегрированием с предсказанием работает следующим образом.

Дельта-поток импульсов с выхода модулятора поступает по цепи обратной связи на вход восстанавливающего фильтра, включающего в себя первый 14 и второй 15 интеграторы. Выходы интеграторов коммутируются поочередно с помощью аналогового ключа 17 на выход дельта-модулятора, с которого восстановленное аппроксимирующее напряжение поступает на схему разности в составе дельта-модулятора для сравнения со входным аналоговым напряжением.

Коммутация аналогового ключа по первому и второму управляющим входам совер- шается в зависимости от структуры дельта-потока импульсов с выхода модулятора. Если в составе дельта-потока присутствуют пачки импульсов одного знака, они дешифрируются дискриминатором 4 комбинаций символов в зависимости от числа элементов в пачке, Первый счетчик-дешифратор 5 в составе дискриминатора 4 комбинаций символов подсчитывает по своему тактовому входу длину пачки и на его отводах появляется уровень логической единицы. Выбор в качестве основного второго, третьего и т.д. отводов обеспечивает дискриминацию пачек символов одного знака не короче двух, трех и т.д. элементов, что и фиксируется путем установки в единицу первого RS-триггера 6.

Сброс первого RS-триггера и первого счетчика-дешифратора в ноль происходит в момент окончания пачки символов одного знака в дельта-потоке. Определитель 1 границ пачек символов вырабатывает на своем выходе узкие положительные импульсы в момент прохождения на его входе комбинаций дельта-отсчетов вида 10 или 01, харак- тер изующих начало очередной пачки символов одного знака. Благодаря внутренним задержкам в инверторе 2 на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 поступают импульсы одного знака только в момент границ пачек, вызывая на выходе определителя 1 узкие импульсы сброса.

Во время существования пачки символов не короче заданной длины (два, три и т.д.), на выходе дискриминатора 4 комбинаций символов уровень логической единицы

через элемент ИЛИ 13 обеспечивает по первому управляющему входу аналогового ключа 17 прохождение на выход фильтра через первый сигнальный вход аналогового ключа

сигнала после однократного интегрирования с выхода первого 14 интегратора. Такой режим, характеризующийся крутизной частотной характеристики фильтра (фиг. 3) 6 дБ-октава, оптимален в основной полосе частот речевого сигнала (тн-ну, например fH 0,3 кГц; fe 2,6 кГц. В этом диапазоне частот преобладают в дельта-потоке пачки длиной в два и более символов на интервалах повышенной крутизны сигнала при

5 его переходах через нуль. Изменяя граничную длину пачки пГр в дискриминаторе 4 комбинаций символов, можно регулировать крутизну частотной характеристики восстанавливающего фильтра как в области частот

.0 (fH- -fe), так и в области частот (fn- -fo). Как следует из экспериментальных данных фиг. 3, пгр 2 обеспечивает более частый выбор одиночного интегратора и меньшую крутизну частотной характеристики, чем при пгр

5 з, приближающем форму частотной характеристики в области частот (fa+fo) к оптимальной, при крутизне 12 дБ/октава,

Отсутствие пачек символов п пгр в дельта-потоке при пониженной плотности

0 пачек свидетельствует о кратковременном снижении производной сигнала при переходе мгновенных значений в область плоских вершин (экстремумов), что соответствует в дельта-потоке кратковременному режиму

5 молчания типа 101010... .

В этом режиме на входе элемента ИЛИ 13 присутствует низкий уровень логического нуля, обеспечивающий через элемент НЕ 16 по второму управляющему входу анало0 гового ключа 17 прохождение на выход фильтра сигнала с выхода второго 15 интегратора. Двойное интегрирование сигнала в области его пониженной крутизны обеспечивает снижение шага квантования и луч5 Шее приближение аппроксимирующего напряжения на выходе восстанавливающего фильтра к входному сигналу. В частотной области (фиг. 3, 4) диапазон частот () с крутизной характеристики 12 дБ/октава со0 ответствует режиму двойного интегрирования. Для ограничения области частот двойного интегрирования во избежание неустойчивой работы фильтра необходимо обеспечивать переход к одинарному интег5 рированию в диапазоне частот f f0 (на фиг. 3 f0 4,7 кГц). С этой целью в схему введены формирователь 7 интервала и измеритель 10 плотности пачек символов. Формирователь 7 интервала содержит в своем составе делитель 8 частоты ткв на N и дифференциатор 9, вырабатывающий узкие положительные импульсы в начале каждого интервала Т Л/Лкв N Ткв- Эти импульсы используются для сброса в ноль второго счетчика-дешифратора 11 в измерителе 10 плотности пачек символов, на тактовый вход которого поступают импульсы с выхода определителя 1 границ пачек символов.

Во втором счетчике-дешифраторе 11 подсчитывается число (С) пачек символов одного Знака в дельта-потоке за фиксированное время Т N Ткв, т.е. определяется плотность потока пачек символов. В области частот f даже при перегрузках дельта-кодера предельная длина пачки символов не превыша- Ъь

ет П пред.

2f0

3+4. За время Т пройдет в

среднем С Т/пПр:ТК8 2f0NTKe пачек символов. При выборе NTKB 1 мс (N 32). С 2f0 (кГц). Достижению плотности пачек символов некоторого граничного значения С СГр соответствует установка в единицу второго RS- триггера 12 измерителя 10 плотности пачек символов, с выхода которого по второму входу элемента ИЛИ 13 обеспечивается режим одинарного интегрирования путем подключения выхода первого 14 интегратора через аналоговый ключ 17 на выход восстанавливающего фильтра. Изменение номера отвода второго счетчика-дешифратора, подключаемого на вход установки единицы второго RS-триггера, позволяет подбирать частоту f0 (кГц) СГр/2, соответствующую излому частотной характеристики фильтра фиг, 3, согласованной со спектром речи. Вы- бор коэффициента деления N в формировате- ле 7 интервала производится из компромиссных соображений. С одной стороны, увеличение N способствует повыше- нию точности определения средней плотности (С) пачек символов одного знака за более длинное время Т и надежному различению кратковременного увеличения мгновенной плотности на плоских вершинах низкочастотного сигнала от длительного увеличения плотности в области частот f f0. С другой стороны, чрезмерное увеличение N

усложняет схему делителя частоты и увеличивает инерционность предложенного фильтра, излишне затягивая время Т принятия решения о коммутации с выхода первого 14 или второго 15 интеграторов. Исходя из низшей частоты речевого сигнала на входе дельта-модулятора fH 300 Гц, оптимальным оказалось значение N 32, Т 1 мс. При появлении первой же длинной пачки символов п Пгр уровень логической единицы на выходе первого RS-тригера сбрасывает в ноль и принудительно удерживает в этом состоянии второй RS-триггер. Этим обеспечивается скачкообразный переход режима работы восстанавливающего фильтра от однократного интегрирования к двойному сразу же после пропадания длинной пачки импульсов и появления короткой п п Гр.

Предложенный адаптивный восстанавливающий фильтр в дельта-модуляторе с двойным интегрированием с предсказанием смоделирован на микроЭВМ. В качестве первого 14 интегратора в модели использовался реверсивный счетчик, второго 15 интегратора - накапливающий сумматор. Сняты частотные характеристики фильтра при двух значениях пгр 2 и пгр 3, приведенные на фиг. 4., В обоих случаях принято Сгр 9, что соответствует f0 4,5 кГц.

Результаты моделирования при пГр 3 оказались оптимальными, крутизна частотной характеристики (фиг. 4) фильтра во всех трех областях ( ), (fe+fo) и f f0 оказалась близкой к теоретической (фиг. 3).

В предложенном устройстве первый интегратор реализован на однокаскадном операционном усилителе (ОУ) типа К 140 УД 8. Постоянная времени первого интегратора т RiCi выбрана из условия frp.i fn 300 Гц; RiCi 1/2 Л frp.1,1 Ci 9.1 нФ; Ri 56 кОм.

Второй интегратор представляет собой пассивную интегрирующую RC-цепь с постоянной времени Г2 R2C2, выбранной из условия frp.2 fa/2 1,3 кГц; С2 4,3 нФ; R2 27кОм.

Изобретение относится к цифровой технике передачи речевых сообщений методом дельта-модуляции и предназначено, в частности, для оптимизации частотной характеристики (модуля передаточной функции) восстанавливающего фильтра в цепи обратной связи дельта-модулятора с двойным интегрированием с предсказанием. Целью изобретения является согласование частотной характеристики адаптивного восстанав- ливающего фильтра усредненной спектральной плотностью речевого сигнала в основной полосе частот и за ее пределами за счет скачкообразного изменения числа интеграторов в составе фильтра в соответствии со структурой дельта-потока. Адаптивный восстанавливающий фильтр Б дельта-модуляторе с двойным интегрированием с предсказанием содержит дискриминатор комбинаций символов, а также последовательно соединенные первый и второй интеграторы. В него введены определитель границ пачек символов, формирователь интервала, измеритель плотности пачек символов, элемент ИЛИ, элемент НЕ, аналоговый ключ. 4 ил. ( Ё

Формула изобретения Адаптивный восстанавливающий фильтр в дельта-модуляторе с двойным интегрированием, содержащий дискриминатор комбинаций символов, последовательно соединенные первый и второй интеграторы, отличающийся тем, что, с целью согласования частотной характеристики адаптивного восстанавливающего фильтра

с усредненной спектральной плотностью речевого сигнала в основной полосе частот и за ее пределами, в нем дискриминатор комбинаций символов выполнен на первом счетчике-дешифраторе и первом RS-тригге- ре и введены определитель границ пачек символов, выполненный на инверторе и элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь интервала, выполненный на делителе

частоты и дифференциаторе, измеритель плотности пачек символов, выполненный на втором счетчике-дешифраторе и втором RS- триггере, элементы ИЛИ, НЕ, аналоговый ключ, причем вход первого интегратора, вход инвертора и первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются входной шиной, выход инвертора соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход кбторого подключен к входу ycfaHOB- ки нуля первого счетчика-дешифратора и первого RS-триггера и к входу синхронизации второго счетчика-дешифратора, тактовые входы первого счетчика-дешифратора и делителя частоты являются шиной квантующих импульсов, соответствующий выход первого счетчика-дешифратора подключен к входу установки единицы первого RS-триггера, выход которого соединен с первым входом элемента ИЛИ и входом установки нуля второго RS-триггера, выход которого подключен к второму входу элемента ИЛИ, выход которого подключен к первому управляющему входу аналогового ключа и входу элемента НЕ, выход которого соединен с вторым управляющим входом аналогового ключа, первый и второй информационные входы которого подключены соответственно к выходам первого и второго интеграторов, выход делителя частоты через дифференциатор соединен с входом сброса второго счетчика-дешифратора, соответствующий выход которого подключен к входу установки единицы второго RS-триггера, выход аналогового ключа является выходной шиной.

Фиг.1

Р 0,6 ;72 2,4 V gts ЈкГц Фиг4