Аналоговое запоминающее устройство Советский патент 1982 года по МПК G11C27/00 

с первым входом делителя напряжения второй вход которого соединен с шиной нулевого потенциала, выход делителя напряжения соединен, с первым входом формирователя сигналов, второй и третий входы которого подключены соответственно к шине управ ления и к шине нулевого потенциала, третий вход делителя напряжения соединен с вторым выводом пассивного элемента и с выходом повторителя напряжения, второй выход формирователя сигналов соединен с вторым входом первого ключа. На фиг 1 изображена функциональ ная схема устройстваJ на фиг. .2 временные днaгpaм Iы его работы. Устройство содержит накопительны элементр например, конденсатор 1, ключи 2 и 3, повторитель 4 напряжения, формирователь 5 си±налов, делитель 6 напряжения, пассивный элемент например, резистор 7, шина 8 управления, шина 9 нулевого потен циала, резистор 10, 11 и 12, . резисторы.13 и 14f образующие формирователь 5 сигналов, резистор 15, диод 16 и полевой транзистор 17, образующие делитель 6 напряжения, полевой транзистор 18, на котором выполнен ключ 2 и биполярный транзи тор 19, на котором выполнен ключ 3. Устройство работает следующим об разом. Когда с шины 8 управления подает ся положительный управляющий сигнал 1чпр и, устройство работает в режиме слежения. На затвор транзистор 18 ктаоча 2 после диода 12 формирователя 5 поступает нулевое напряжение. 1СЛЮЧ 3 закрыт, так как потенциал базы Ug +U транзистора 19 больше потенциала эмиттера -Цд -и - дИ на величину U. По элемеН ту 7 протекает ток закрытого ключа 3, поэтому потенциалы затвора и истока полевого транзистора 17 равны, а значит он открыт. Открытый транзи тор 19 и параллельно включенный резистор 15 и диод 16 образуют дели тель б напряжения, к выходу которого подклточена цепь из резистора и затвора первого полевого транзистора 1. Следовательно., с выхода повто рителя 4 на затвор транзистораД7 поступает на.пряжение 1)31 , пра тичес ким равное напряжению на запоминающем конденсаторе. 1 UQ. Таким образо исток транзистора 17 и его затвор в режиме слежения автоматически поддерживается под равными потенциа лами и транзистор 17 находится в максимально возможном проводящем состоянии. Когда с источника сигнал управления (шина 8) подается отрицательный управляющий сигнал Utjnp- -U, система переходит в режим хра нения.Ключ 2 открывается, и напряжение на затворе полевого транзистора 18, равное напряжению П .-|-и -лИ, на коллекторе ключа 3 закрывает полевой транзистор 17, так как выполняется условие - Д и/ а:// -«-Uo / и сечки/ Диоды 12 и 16 открываются, поэтому через делитель из диода 12, резистора 14 и параллельно включенных резистора 5 li диода 6 все на напряжение -U подается на затвор транзистора 17 и он BSкрывается. Диод 16 защищает транзистор 17-от пробоя, так как при его отсутствии для транзистора 17 напряжение между затвором и источником - |-и/ + / -«-и - может, превы сить максимально допустимое. Установлено, что при слежении за входным сигналом порядка 2 и 5 в известном устройстве ток стока транзистора 18, которым перезаряжается конденсатор 1, уменьшается по сравнению с током стока транзистора 18 при слежении за выходным сигналом, близким к нулю, более чем на порядок. Это приводит к уменьшению точности слежения-хранения. Предлагаемое устройство позволяет поддерживать полевой транзистор 18 в Максимально возможном проводящем состоянии, соответствующем характеристике Цзи О независимо от уровня входного сигнала, чем и достигается при прочих равных условиях повышение точности слежения-хранения. Формула изобретения Аналоговое запоминающее устройство, содержащее накопительный элемент, например конденсатор, одна из обкладок которого соединена с шиной нулевого потенциала, повтрритель наПряжения, вход Koi;oporo соединен с выходом первого ключа и с другой обкладкой конденсатора, выход повторителя напряжения является выходом устройства, а первый вход ключа является первым входом устройства, и шину управления, отличающее с я тем, что, с целью повышения точности устройства, в него введены второй ключ, пассивный элемент, делитель напряжения и формирователь сигналов, первый выход которого соединен с первым входом второго ключа, выход второго ключа соединен с первым выводом пассивного элемента и с первьам входом делителя напряжения, второй вход которого соединен с шиной нулевого потенциала, выход делителя напряжения соединен с первым входом формирователя сигналов, второй и третий входы которого подключены соответственно к шине управления ик шине нулевого потенциала,

третий вход делителя напряжения соединен с вторым выводом пасЬивного элемента и с выходом повторителя напряжения, второй выход формирователя сигналов соединен с вторым входом первого ключа. ; Источники информации, принятые во внимание при экспертизе

1.Патент ФРГ № 3012868,

кл, Q 11 С 27/00, опублик. 1980.

2.Патент Японии № 5539080, кл. Q 11 С 27/00, опублик. 1980.

3.Шило В.Л, Линейные интегральные схемы в радиоэлектронной аппаратуре. М., Советское радио / 1979, с. 330 (прототип).

if

«WUc

i ff-aff

фуе.1