Устройство для регистрации однократных сигналов Советский патент 1982 года по МПК G09G3/00 

(5) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ОДНОКРАТНЫХ СИГНАЛОВ

Изобретение относится к информационно-измерительной технике и может быть использовано для исследования однократных сигналов. Известно устройство для регистрации однократных сигналов, содержащее аналого-цифровой преобразователь, блоки памяти, счетчики, схемы срав.нения и генератор тактовых импульсов 1 . Недостатком этого устройства является то, что регистрация однократных сигналов с широким диапазоном изменения длительности t приводит либо к потере информации (промахам) когда длительность регистрируемого сигнала t больше длительности развертки tp, либо к снижению точности, когда длительность развертки tp больие длительности регистрируемого сигнала , Наиболее близким к предлагаемому по технической сущности является уст ройство для регистрации однократных сигналов, содержащее аналого-цийровой преобразователь, блок управления, схемы сравнения, счетчики, блоки памяти и генератор импульсов C2j. Недостатком известного устройства является потеря информации (промах), вызванная однократным .выделением конца сигнала при многократном его появлении в условиях априорной неопределенности относительно длительности и спектра исследуемого сигнала. Целью изобретения является повышение точности устройства. Поставленная цель достигается тем, что устройство для регистрации однократных сигналов, содержащее блок квантования сигнала по уровню, выход которого подключен к входу аналого-цифрового преобразователя, блок управления, первый и второй выходы которого:соединены сПервым входом первого блока памяти и входом первого счетчика соответственно, а первый вход - с выходом генератора импульсов, и блок отображения, входы которого подключены к выходам первого блока памяти и первого счетчика, содержит первую схему сравнения, первый вход и выход которой подключены к выходу аналого-цифрового преобразователя и второму входу блока управ ления соответственно, первый регистр входы которого соединены с выходами аналого-цифрового преобразователя и первой схемы сравнения, а выход - с вторыми входами первой схемы сравнения и первого блока памяти соответст венно, второй счетчик, входы которог подключены к выходу генератора импульсов и третьему выходу блока управления, второй блок памяти, первый и второй входы которого соединены с первым выходом блока управления и вы ходом второго счетчика, вторую схему сравнения, первый вход и выход которой подключены к выходу первого счет чика и третьему входу блока управления соответственно, блок вычитания, первый вход и выход которого подключены к выходу второго блока памяти и второму входу второй схемы сравнения соответственно, третий счетчик, вход и выход которого соединены с четвертым выходом блока управления и вторым входом блока вычитания и блок выбора отсчетов, входы и выход которого под1спючены к третьему выходу блока управления, выходам первой и второй схем сравнения и третьим входам первого и второго блоков памяти соответственно. Кроме того, блок выбора отсчетов содержит четвертый счетчик, первый вход которого соединен с первыми вхо дами пятого счетчика, первого коммутатора, второго регистра, делителя частоты, второго коммутатора, реверсивного счетчика и является первым входом блока, второй вход - с вторым входом пятого счетчика и выходом тре тьей схемы сравнения, а выход - с вторым входом делителя частоты и вхо дом первого дешифратора, выходы кото рого подключены к первым входам первого сумматора и третьей схемы сравнения и первому и второму входам тре тьего коммутатора, третий вход которого соединен с первым входом третьего регистра, вторым входом реверсивного сметчика и выходом четвер тои схемы сравнения, четвертый вход коммутатора подключен к третьему вхо ду реверсивного счетчика и выходу второго дешифратора, а выход - к первому входу третьего сумматора, выход которого соединен с вторым входом второго коммутатора, а второй вход с вторым входом третьего регистра, первым входом четвертого сумматора и выходом реверсивного счетчика, четвертый и пятый входы которого подключены к выходу второго коммутатора и первому выходу делителя частоты, третий сход второго коммутатора подключен к выходу третьего регистра, третий и четвертый входы делителя частоты являются соответственно вторым и третьим входами блока, а второй выход подключен к третьему входу пятого счетчика, выход которого соединен с входом второго сумматора, выход которого подключен к второму вхо- ду первого сумматора, выход первого сумматора соединен с вторым входом третьей схемы сравнения и вторым входом первого коммутатора, которого подключен к второму входу четвертого сумматора, выход которого соединен с входом второго дешифратора, первым входом четвертой схемы сравнения, второму входу второго регистра и является выходом блока, а выход второго регистра соединен с вторым входом четвертой схемы сравнения.. На фиг. 1 представлена структурная схема устройства; на фиг. 2 - форма сигнала и процесс его регистрации; на фиг, 3 таблица значений; на фиг. пример воспроизведения сигнала. Устройство содержит блок 1 квантования (входного) сигнала по уровню, аналого-цифровой преобразователь 2, первую схему 3 сравнения, первый регистр , первый блок 5 памяти, блок 6 отображения, первый счетчик 7, вторую схему 8 сравнения, блок 9 управления, генератор 10 (тактовых) импульсов, второй счетчик 11, второй блок 12 памяти, блок 13 вычитания, четвертый счетчик 1, блок 15 выбора отсчетов, третий счетчик 16, третий регистр 17, первый дешифратор 18, пятый счетчик 19, первый коммутатор 20, четвертую схему 21 сравнения кодов, второй регистр 22, второй сумматор 23, первый сумматор 2, третью схему 25 сравнения концов, четвертый сумматор 2б, делитель 27 частоты, третий коммутатор 28, третий сумматор 29, второй коммутатор 30, реверсивный счетчик 31, второй дешифратор 32, 59837 Устройство работает следующим образом. Перед началом работы с помощью блока 9 управления (фиг. 1) второй 11 и четвертый счетчики, а также ревер- 5 сивный счетчик 31 и пятый счетчик 19 обнуляются, Входной сигнал x(t) усиливается, преобразуется в код в аналого-цисЬровом преобразователе 2 с максимальной частотой fд поступает на первую схему 3 сравнения, где сравнивается с дискретным значением сигнала x(t, поступающим с первого регистра i. В момент-fc- пересечения исследуемым сигналом уровня квантования х (в момент смены кода на выходе АЦП 2 (фиг. 2а) первый 5 и второй 12 блоки памяти переводятся в режим записи и .происходит запись кода .сигнала x(t) в первый блок 5 памяти и в первый .регистр 4, а в момент взятия отсчета t. - во второй блок 12 памяти. При окончании записи значений сиг нала х и txt наступает режим воспроизведения и длится до появления после - дуЮ1цего дискретного значения сигнала x,,(t). Интервал времени At Ц между появлением двух со.седних значений сигнала х, (t) и x(t) оказывается меньше суммарного интервала времени Л tj цикла записи 1ц и цикла воспроизведения t. Поэтому ни одно зарегистрированное значение сигнала не успевает вывестись (воспроизвестись) с блоков 5 и 12 памяти. Таким образом, получает ся как бы непрерывный режим записи и в момент t2 пересечения исследуемы сигналом уровня квантования х(в мо менты смены кода на выходе АЦП 2) (фиг. 2в) блоки 5 и 1. памяти переводятся в режим записи и происходит запись кода сигнала х в первый блок памяти и в первый регистр i, а в момент взятия отсчета t,, - во второй блок 12 памяти. При окончании записи значений си|- нала х и наступает режим воспроизведения и длится до появления последующего значения сигнала x.,(ta). Интервал вpeмeниAt,2 t« - t оказывается меньше интервала времени Aty, поэтому ни одно зарегистрированное значение сигнала не успевает вывестись (воспроизвестись) с блоков 5 и 12 памяти. Таким образом, вновь полу чается как бы непрерывный режим запи 26 си и в момент t (йиг. 2а) блоки 5 и 12 памйти переводятся в режим записи. и т.д. После записи значений сигнала х., г наступает режим воспроизведения. интервал времени At t.- tn больие интервала времени ut,, поэтому зарегистрированные значения сигнала в определенной последовательности выводятся с блоков 5 и 12 памяти. Далее происходит восстановление полиномом нулевого порядка и отображение формы зарегистрированной части сигнала x(t). При этом код сигнала, хранящийся в первом блоке 5 памяти, в определенной последовательности выводится на блок 6 отображения, определяя поло)хение светящейся точки по вертикали. Одновременно с этим с второго блока 12 памяти соответствующий код момента взятия отсчета поступает на блок восстановления и сдвига изображения, состоящего из первого 7 и третьего 16 счетчиков, блока 13 вычита ния и второй схемы 8 сравнения, В теЛи ( где At - интервал дискретизации) тактов воспроизведения код сигнала х сместится по горизонтальНОИ оси на -- дискретных значеAt... НИИ и на блоке отображения 6 высвеAt-( точек с равными амплитудаОt/7 - t/l Затем в течение t тов воспроизведения на блоке 6 отобраti - ц жения высветится с равными амплитудаг и x,j,, далее слеt- - t-i дующие точек с амп.питудои At и т.д. В момент t,- пересечения сигналом -то vt) уровня квантования Хд блоки 5 и 12 памяти переводятся в режим записи и т.п. Таким образом, при регистрации сигнала x(t) интервал времени А t между появлением двухсоседних отсчетов может быть меньше суммы времени цикла записи ,, и цикла воспроиза больше суммы ведения t времени цикла записи t и цикла воспроизведения tng. В первом случае осуществляется непрерывная запись, во втором после записи осуществляется воспроизведение зарегистрированных значений си1- нала в определенной последовательнос ти , восстановление и отображение зарегистрированной части сигнала. В момент tj переполнения памяти значения сигнала х, t исключаются, а на их место записываются последующие знамения сигнала х., , t.-. (фиг , 2б) При окончании записи значений си|- нала X и IL блоки 5 и 12 памяти пер водятся в режим воспроизведения. При этом в определенной последовательнос ти из блоков 5 и 12 памяти выводятся зарегистрированные значения сигнала и на блоке 6 отображения высвечивает ся восстановленный сигнал. В момент tygпересечения сигнала x(t) уровня квантования х (в момент смены кода на выводе АЦП 2) зна чения сигнала х, t исключаются, а на их место записываются значения сигнала х,., t,o. При окончании записи значений си|- нала XQ ,-t.Q блоки 5 и 12 памяти пере водятся в режим воспроизведения и т.д После записи последнего значения сигнала начинается непрерывный процесс воспроизведения, восстановления и отображения сигнала x(t). Рассмотрим как выбирается номер позиции запи.си и воспроизведения зарегистрированной части сигнала (всег сигнала ) . Устройство реализует выбор номера позиции О. при записи в соответствии с выражением, взятым из таблицы (фиг. 3) П п ч- 2 где п (1т2Ч i 0,1,2,...,( 1) 1ч о, п 1 . Так как в выражении (1) две переменные К и i, то возможен ряд вариан тов реализации выбора номера позиции О. при записи. В данном случае реализуется вариант, когда п const, i var после того, как i изменится от О до своего максимального значения {- - О п увеличивается на единицу Zi После того, как п достигнет своего максимального значения (2-t2), происходит увеличение на единицу К и все процессы повторяются до тех пор пока не кончится исследуемый сигнал x(t). Рассмотрим воспроизведение информации при выводе с блоков 5 и 12 памяти. 9 28 При записи первого значения кода сигнала х, и момента взятия отсчета - „ I , нулевой код с четвертого счетчика 1t поступает на вход первого дешифратора 18, который в данном случае осуществляет операцию возведения в степень числа 2 в двоичном коде. Исключение составляет минус первая степень (К 0, при этом результат возведения равняется нулю. Через третий коммутатор 28 происходит двоичный код, соответствуюи;ий единице (21, так как К О, и поступает на третий сумматор 29, где суммируется с нулевым кодом, поступающим с выхода реверсивного счетчика 31. Код с третьего сумматора 29 проходит через второй коммутатор 30 и поступает на четвертый вход реверсивного счетчика 31, однако не устанавливается в него, так как во втором слагаеMOM 2 -t первое значение , следовательно, второе слаг земое должно быть равно нулю ( , так как К (1)- Выходной код реверсивного счетчика 31 устанавливается в третий регистр 17 и Г1оступает на один из входов четвертого сумматора 26, где складыва ;тся с первым слагаемым выражения ( 1) . Рассмотрим теперь как получается первое слагаемое выражения (1). Нулевой код с пятого счетчика 19 поступает на один из входов второго сумматора 23, на второй вход которого постоянно поступает код единицы 1. Код единицы с выхода второго сумматора 23 поступает на один из входов первого сумматора 2k, на другой вход которого поступает нулевой код (2 } с первого деьуисЬратора 18, так как К П. Далее код единицы с первого сумматора поступает на третью схему 25 сравнения кодов, где сравнивается с кодом единицы, поступающим с первого дешифратора (2) 18. Третья схема 25 сравнения в данном случае не вносит никаких изменений в работу устройства, так как она вырабатывает импульс в тот момент, когда код с выхода первого сумматора 2 превышает код,поступающий с первого дешифратора (л) 18. Код с первого сумматора 2 также проходит через первый коммутатор 20 и поступает на второй вход четвертого сумматора 2б, С выхода четвертого сумматора 26 код номера позиции памяти О, в которое записывается новая информация, устанавливает ся во второй регистр 22, а также поступает на блоки 5 и 12 памяти. При записи значений сигнала х. через третий коммута-тор «1о проходит двоичный код, соотве ствующий единице (Z) , так как К О и поступает на третий сумматор 29, где суммируется с нулевым кодом, поступающим с выхода реверсивного счетчика 31. Код с третьего сумматора 29 проходит через второй коммутатор 30 и устанавливается в реверсивный счетчик 31 импульсом с делителя 27.частоты.Далее код единицы с выхо да реверсивного счетчика 31 устанавливается в третий регистр 17 и поступает на первый вход четвертого сумматора 2б, на второй вход которот ГО также поступает код единицы, так как состояние пятого счетчика 19 не изменилось. Код двойки с четвертого сумматора 26 устанавливается во второй регистр 22, а также поступает на блоки 5 и 12 памяти Далее процессы выбора номера пози ции О при записи аналогичны. При записи 17-го () значени сигнала х и момента взятия отсчета , т.е„ при переполнении памяти (К 1) пятый счетчик 19 считает импульс с делителя 27 частоты, который обнуляет реверсивный счетчик 31.. Код поступающий на вход реверсивного сче чика 31 с второго коммутатора 30, не устанавливается, поэтому на первый вход четвертого сумматора 2б поступа ет нулевой код, а на второй вход двойки. С выхода четвертого сумматора 26 код двойки устанавливается во второй регистр 22,а также поступает на блоки 5 и 12 памяти. Далее аналогичным образом формиру ются номера позиций Q в соответствии с выражением (1). При воспроизведении на второй вхо четвертого сумматора 2б через первый коммутатор 20 постоянно проходит код единицы 1. Таким образом получается реализация первого слагаемого для выражений из таблицы (фиг. З). Реализацию второго слагаемого для вырах ений из таблицы (фиг. 3) получаем аналогичным образом, как и второе слагаемое при записи в выражении (1). Отличие состоит в том, что посл первого значения номера позиции большего, чем номер позиции 0, на которой остановился процесс регистрации сигнала, четвертой схемой сравнения . кодов 21 вырабатывается управляющий сигнал И 1, который осуществляет переход от реализации первого выражения таблицы (фиг. 3) к второму выражению. Номер позиции 0(/) хранится во втором регистре 22 памяти. Управляющий сигнал И 1 во-первых, устанавливает в третий регистр 17 памяти код среверсивного счетчика 31 необходимый для перехода от реализации второго выражения таблицы (фиг„ 3) к реализации третьего выражения, во-вторых, управляет третьим коммутатором 28, через который проходит с выхода первого деи1ифратора 18 код 2, а не 2, как раньше. Тем самым получаем сумму (. + ). Это есть не что иное, как первое значение второго слагаемого для второго вырахения таблицы (фиг. 3), так как К--1 2 + 2 (2Y+ 1). Переход от реализации второго выражения таблицы (фиг. 3) к третьему осуществляется следующим образом. После того, как Qy Q второй дешиф.Ратор 32 управляет третьим коммутатором 2В, который пропускает в данном случае код Одновременно с этим в реверсивный счетчик 31 через второй коммутатор кода 30 с третьего регистра Г/ памяти устанавливается код 2 v, который далее суммируется с кодом 2 на третьем сумматоре 29, и вновь устанавливается в реверсивный счетчик 31, тем самым получаем первое значение второго слагаемого для третьего 2(ЗГ+1). Таким образом, на одном из входов четвертого сумматора 26 получаем первое слагаемое для выражений таблицы (фиг, 3), а на другом - второе слагаемое.Далее код номера позиции, с которой должна быть выведена информация, поступает на первый 5 и второй 12 блоки памяти. После того как Qxj Qif , т.е. выведется последнее значение сигнала и времени, последовательность вывода дискретных значений повторяется, т.е. сначала она соответствует первому выражению таблици (йиг. 3 , а затем второму, третьему, первому, второму и Это осуи1ествляется благодаря тому, что после того, как Qv Qip реверсивный счетчик 31 о6нуля(тся четвертой схемой 21 сравнения кодов, а это представляет не что иное, как первое значение второго слагаемого в первом выражении таблицы (фиг. 3} Исключение промахов достигается тем, что после каиадого нового записанного значения сигнала и времени начинается режим воспроизведения. Пр переходе от режима воспроизведения к режиму записи необходимо помнить номер позиции, на которой остановился процесс записи Так как режим воспро изведения не влияет на первое слагаемое выражения (1 ), то достаточно помнить второе слагаемое 2 i-i этого выражения (1), которое при переходе от воспроизведения и записи устанавливается в реверсивный счетчик 31 через второй коммутатор 30 Это запо минание осуществляет третий регистр Число зарегкстрированн1:-1Х отсчетов исследуемого/сигнала x(-t может превышать число отсчетов, выводимых на блок б отображения, так как емкость памяти превышает емкость матричного блока 5 памяти о Таким образом, на бл ке 6 отображения высветится часть f сигнала х (t) ,Для просмотра формы всего сигнала x(-t) предусмотрен сдвиг изображения , который осуществляется блоком 13 вычитания и третьим счетчиком 16, . Так момент взятия отсчета (код времени определяет полох ение светящейся точки по горизонтали; Если уве личивать или уменьшать этот код, то соответствующая светящаяся точка это му моменту времени будет сдвигаться по экрану блока б отображения то вправо, то влевОо В том случае, если увеличивать или уменьшать код моментов взятия отсчетов всего сигнала x(-fc} на одинаковую величину S э то происходит сдвиг всего изображения на величину С помощью блока 9 управления увеличиваем или уменьшаем код третьего счетчика 1б, который поступает на блок 13 вычитания, на второй вход ко торого с второго блока 12 памяти поступает код моментов взятия отсчетов Таким образом осуществляется сдвиг изображения. Восстановление зарегистрированного сигнала, части сигнала осуществля ется полиномом нулевого порядка, которыи реализуется на первом счетчике 7 и второй схеме 8 сравнения кодов. На первый счетчик 7 поступают импульсы частоты воспроизведения. Код с выхода первого счетчика 7 поступает на блок 6 отображения, определяя полох ение светяи1ейся точки по горизонтали, а также на один из входов второй схемы В сравнения кодов, на втоод которой с блока 13 .вычитаройния поступает сдвинутый код момента взятия отсчета. Код первого счетчика 7 увеличивается на единицу с каждым пактом воспроизведения, а код Х;;(фиг. ) , определякчи.ий положение светяи(ейся точки по вертикали, остается постоянным. Поэтому на блоке б отображения последовательно высветитt,--i -).точек с равными ампли-. . В момент (Лиг. ) равенства кодов, поступаю1 1их на вторую схему 8 сравнения кодов, с на делитель 27 частоты поступает сигнал, необходимый для Лормирования последующего номера позиции памяти Q. Этот сигнал также поступает на блок 9 управления, благодаря чему выводится последующее зарегистрированное значение сигнала х,у и времени-t-j -tТеперь на блоке 6 отображения высветится - точек с равными амплитудами Xи4 и т.д. Устройство исключает промахи при регистрации однократных сигналов и спектра исследуемого сигнала. Исходя из этого следует ожидать большой экономический эффект, особенно при исследовании трудноповторимых. и дорогостоя14Их экспериментов. Формула изобретения 1. Устройство для регистрации однократных сигналов, содеращее блок квантования сигнала по уровню, выход которого подключен к входу аналого-цифрового преобразователя, блок управления, первый и второй выходы которого соединены с первым входом первого блока памяти и входом первого счетчика соответственно, а первый вход - с выходом генератора импульсов, и блок отображения, входы которого подключены к выходам первого блока памяти и первого счетчика, о тличающееся тем, что, с целью повышения точности устройства, оно содержит первую схему сравнения. первый вход и выход подключены к выходу аналого-цифрового преобразователя и второму входу блока управления соответственно, первый регистр, входы которого соединены с выходами аналого-цифрового преобразователя и первой схемы сравнения, а выход.- с вторыми входами первой схемы сравнения и первого блока памяти соответственно, второй счетчик, входы -которого подключены к выходу генератора импульсов и третьему выходу блок управления, второй блок памяти, первый и второй входы которого соединены с первым выходом блока управления и выходом второго счетчика,.вторую схему сравнения, первый вход и выход которой подключены к выходу первого счетчика и третьему входу блока управ ления соответственно, блок вычитания первый вход и выход которого подключены к выходу второго блока памяти и второму входу второй схемы сравнения соответственно, третий счетчик, вход и выход которого соединены с четвертым выходом блока управления и вторым входом блока вычитания и блок выбора отсчетов, входы и выход которого подключены к третьему выходу блока управления, выходам пер вой и втЬрой схем сравнения и третьи входам первого и второго блоков памяти соответственно. 2. Устройство по п. 1, о т л и Ч .а ю щ е е с я тем, что блок выбора отсчетов содержит четвертый счетчик, первый вход которого соединен с первыми входами пятого счетчика, пер вого коммутатора, второго регистра, делителя частоты, второго коммутатора, реверсивного счетчика и является первым входом блока, второй вход - с вторым входом пятого счетчика и выходом третьей схемы сравнения, а вы.ход - с вторым входом делителя часто и входом первого дешифратора, выходы Которого подключены к первым входам первого сумматора и третьей схемы ср нения и первому и второму входам тре тьего коммутатора, третий вход которого соединен с первым входом третьего регистра, вторым входом реверсивного счетчика и выходом четвертой схемы сравнения, четвертый вход коммутатора подключен к третьему входу реверсивного счетчика и выходу второго дешифратора, а выход - к первому входу третьего сумматора у выход которого соединен с вторым входом второго коммутатора, а второй вход - с вторым входом третьего регистра, первым входом четвертого сумматора и выходом реверсивного счетчика, четвертый и пятый входы которого подключены к выходу второго коммутатора и первому выходу делителя частоты, третий вход второго коммутатора подключен к выходу третьего регистра, третий и четвертый входы делителя частоты являются соответственно вторым .и третьим входами блока, а второй выход подключен к третьему входу пятого счетчика, выход которого соединен с входом второго сумматора, выход которого подключен к второму входу первого сумматора, выход первого сумматора соединен с вторым входом третьей схемы сравнения и вторым входом первого комвыход которого подключен мутатора, к второму входу четвертого сумматора, выход которого соединен с входом второго дешифратора, первым входом четвертой схемы сравнения, второму входу второго регистра и является выходом блока, а выход второго регистра соединен с вторым входом четвертой схемы сравнения. Источники инЛормации, принятые во внимание при экспертизе 1. Гормон, Коннели. Простая система Для циЛровой регистрации данных импульсного экcпepимeнta по изучению кинетики химических реакций. Приборы для научных исследований, 1972, № 8.. .. Авторское свидетельство СССР № , кл. Г, Об К 15/20, 1975 (прототип).

с.)

jt-. i, i ti f, t in t(tjist7tjt,, f 5 t5 tg t,} i t,, t,jf,5e,7 t,j Soenpou)8edenue Запись - --4jt tiit:i- rj Л J

Фиг.З