Цифровой когерентный частотный демодулятор Советский патент 1982 года по МПК H04L27/14 H03D13/00 

(З) ЦИФРОВОЙ КОГЕРЕНТНЫЙ ЧАСТОТНЫЙ ДЕМОДУЛЯТОР Изобретение относится к радиотехнике и может использоваться в радио связи, радиотелеграфии и проводных системах передачи данных. Известен аналоговый демодулятор, содержащий блоки перемножения, усреднения и сравнения, выполненные на аналоговых элементах ij. Однако реализация подобных блоков на аналоговых элементах не позволяет получить ожидаемой помехоустойчивости из-за ошибок аппроксимации, различных искажений преобразования, ухода параметров в процессе работы и различных неидеальностей характеристик используемых элементов. Наиболее близким техническим решением к предлагаемому является цифровой когерентный ..частотный .демодулятор содержащий два канала, каждый из кото рых сбдержит формирователь опорного сигнала, интегратор и два элемента И, первые входы которых соединены с выхо дами формирователя опорного сигнала, а вторые - с источником сигнала, а также два сумматора, выходы которых соединены с информационными входами решающего блока, выход которого является выходом цифрового когерентного частотного демодулятора t2j. Однако известное устройство имеет недостаточную помехоустойчивость. Цель изобретения - увеличение помехоустойчивости . С этой целью в цифровой когерентм |й частотный демодулятор, содержащий два канала, каждый из которых содержит формирователь опорного сигнала, интегратор и два элемента И, первые входы которых соединены с выходами формирователя опорного сигнала, а вторые - с источником сигнала, а также два сумматора выходы которых соединены с информационными входами решающего блока, выход которого является выходом цифрового когерентного частотного Демодулятора, введены блок тактовой синхронизации, к выходу которого подключены четыре последовательно соединенных блока задержки, коммутатор, а в каждый канал введены два регистра с параллельной записью инфорМс ции, при этом в каждом канале интег ратор выполнен в виде реверсивного счетчика, суммирующий и вычитающий входы которого соединены с выходами элементов И соответствующего канала, вход сброса соединен с выходом третьего блока задержки, а выходы соединены с информационными входами первого регистра с параллельной записью инфор мации, вход синхронизации которого соединен с выходом второго блока задержки,, а выходы соединены с информационными входами второго регистра с параллельной записью информации, вход синхронизации которого соединен с выходом первого блока задержки, а вы-) ходы первого и второго регистров с параллельной записью информации каждого канала соединены с соответствующей группой информационных входов ком мутатора, управляющий вход которого соединен с выходом четвертого блока задержки, а каждая группа выходов ком мутатора соединена с входами соответствующего сумматора, этом входы формирователя опорного сигнала соеди.нены с источником сигнала, а первые выходы формирювателей опорного сигнала соединены с входами блока тактовой синхронизации, выход которого соеди нен с управляющим входом решающего блока. На чертеже приведена структурная электрическая схема предложенного уст ройства. Цифровой когерентный частотный демодулятор содержит два канала, каждый из которых состоит из двух элементов ML , Ии, интегратора, выполненного на реверсивном счетчике 2,

двух регистров 3

параллельной

записью информации, формирователя k опорного сигнала, а также два сумматора 5..решающий блок 6, коммутатор 7, блок 8 тактовой синхронизации, четыре50 блока задержки.

Устройство работает следующим образом.

Перезапись информации между блоками осуществляется по сигналам такто- ss вой синхронизации с соответствующими временными сдвигами, определяемыми блоками задержки. Приходящий сигустройства.

беспечения процесса демодуляритм работы предлагаемого устследующий вид:

должен иметь

,-, 7 2В-+В.-2А,-,

А

- числовые значения

I 1

i-f-

ivi в двоичном коде результатов усреднения на выходах реверсивного счетчика 2 одного канала в 1-ой (1+1)-ой,(| +2)нал в виде коротких импульсов поступает на первые входы элементов ИЪ и Ш каждого канала, а на вторые входы подаются опорные сигналы с формирователей 4, причем на первые два элемента И1 поступают противофазные опорные колебания частоты F , а на два других - противофазные опорные колебания частоты f, Импульсы тактовой синхронизации подаются на дополнительные входы реверсивных счетчиков 2 (интеграторов), 3, решающего блока 6, регистров 3 коммутатора 7 с равными временными задержками, компенсирующими временные задержки соответствующих блоков демодулятора. Для используемой элементной фазы НС. Сигналы опорных колебаний, необходимые для демодуляции приходящего двоичного частотноманипулированного колебания с частотами F и Р, в виде прямой и инвертированной последовательностей прямоугольных импульсов подаются на входы элементов И 1. Применение реверсивных счетчиков 2 в качестве интеграторов и регистров . 3 3 позволяет повысить точность операций усреднения и сравнения, так как потери реверсивного счетчика не превышают одного счетного импульса, , а перезапись в параллельном коде позволяет сохранить эту точность в процессе работы. Использование коммутатора 7 позволяет вместо формирования опорных последовательностей на входах элементов И1. , И,, получать необходимые алгоритмы в процессе работы устройства. В этом случае с выходов формирователей 4 достаточно получать лишь прямые и противофазные последовательности с частотами Р и F, Все это вместе взятое позволяет более эффективно использовать энергию посылок для процесса демодуляции, что повышает помехоустой59ой посылок, соответственно;числовые значения в двоичном коде . результатов усред нения на выходах реверсивного счет чика 2 другого ка нала в конце 1-ой (Г+1)-ой, (1+2)ой посылок, соответственно. Вр.еменной сдвиг импульсов тактовой синхронизацией необходим для разделения во времени следующих операций, производимых цифровым,демодулятором согласно приведенному алгоритму: с приходом импульса на решающий блок 6 - принятие решения об (г1)-ой посылке; с приходом импульса на регистры 3 обоих каналов - сдвиг результатов ус реднения i -ой посылки из регистров 1 в регистры 3л обоих каналов с одновременным удвоением результатов; с приходом импульса на «регистры обоих каналов - сдвиг результатов усреднения (}4-1)-ой посылки из реверсивных счетчиков 2 в регистры 3 обоих каналов; с приходом импульса на реверсивные счетчики 2 обоих каналов - установка начального состояния для начала процесса усреднения результатов перемножения (+2)-ой посылки в реверсивных счетчиках 2 обоих каналов; с приходом импульса на коммутатор 7 - организация вычислительного процесса в коммутаторе 7 .и сумматорах 5 для принятия решения об i-бй посылке сигнала. Результаты логического перемножителя приходящего и опорного сигналов с выхода элементов И1 -И1 в виде коротких импульсов поступают на входы добавления (+:) и вычитания (-) реверсйвных счетчиков 2. Усредненные значения |-ой посылки.(А« и В ) по сигналу тактовой синхронизации с реверсивного счетчика 2 в параллельном коде переписываются в первые регистры 3, после чего реверсивный счетчик 2 устанавливается в начальное состояние С прихбдом (1+1)-ой посылки процесс повторяется и в конце посылки импульсом тактирования содержимое первых регистров 3 переписывается во вторые с-одновременным удвоением резу/ ьтатов (2А4, ). Вслед за этим коммутатор 7 7 распределяет содержимое регистров 3 , 3 2 согласно принятому алгоритму ;по сумматорам 5 и производится срав1нение в решающем блоке 6. Демодулятор полностью выполнен в. цифровом виде на единой элементной базе и обладает всеми достоинствами, присущими yctpoйcтвaм на микросхемах. Лабораторные испытания показали, что в диапазоне отношений сигнал/шум от 2 до k дБ выигрыш в помехоустойчивости по сравнению с известными демодуляторами в среднем равен 2 дБ. Наряду с этим необходимо отметить, что устройство может работать в широком диапазоне скоростей манипуляции, так как верхней границей быстродействия являются лишь скоростные возможности используемой микросхемной базы. Формула изобретения Цифровой когерентный частотный демодулятор , содержащий два канала, каждый из которых содержит формирователь опорного сигнала, .интегратор и два элемента И, первые входы которых соединены с выходами формирователя опорного сигнала, а вторые - с источником сигнала, а также два сумматора, выходы которых соединены с информационными входами решающего блока, выход которого является выходом цифрового когерентного частотного демодулятора, отличающийся тем, что, с целью увеличения помехоустойчивости, в него введены блик тактовой синхронизации, к выходу которого подключены четыре последовательно соединенных блока задержки, коммутатор, а в каждый канал введены два peгиctpa с параллельной записыо информации, при этом в каждом канале интегратор выполнен в виде реверсивного счетчика, суммирующий и вычитающий входы которого соединены с выходами элементов И соответствующего канала, вход сброса соединен с выходом третьего блока задержки, а выходы соединены с информационными входами первого регистра с параллельной записью информации, вход синхронизации которого соединен с выходом второго б.лока задержки, а выхоы соединены с информационными входами второго регистра с параллельной заисью информации, вход синхронизации оторого соединен с выходом первого лока задержки, а выходы первого и

второго регистров с параллельной записью информации каждого канала соединены с соответствующей группой информационных входов коммутатора, управляющий вход которого соединен с выходом четвертого блока задержки, а каждая группа выходов коммутатора соединена с входами соответствующего сумматора, при этом входы формирователя опорного сигнала соединены с источником сигнала, а первые выходы формирователей опорного сигнала соединены с входами блока тактовой синхронизации, выход которого соединен с управляющим входом решающего блока.

Источники информации, принятые во внимание при экспертизе

1.Frank de Jager, Dekker С. В. Tamed Frequency Modulation. Transition on Communication, COM-26 May 1978, pp. .

2.Osborn W.P. Luntz M.B. Coheraii and Noncoherent Detection of CPFSK lEEE Transition on Communication, ,COM-22, August 197, pp..1023-1036

(прототип).