Устройство для формирования дальномерного синхронизирующего кода Советский патент 1983 года по МПК H04L7/02 H04L7/04 

Изобретение относится к технике передачи информации и может быть использовано в системах радиолокации и широкополосной радиосвязи. Известно устройство для формирования дальномерного синхронизирующего кода, содержащее m генераторов псевдо случайных последовательностей (ГПСП) и дешифратор начальной фазы, к входам которого подключены выходы первого ГПСП tl. Однако Устройство обеспечивает фор мирование ограниченного набора кодов из-за большой величины дискрет формируемого кода при выбранных длинах m составляющих кодов. Цель изобретения - расширение, набора формируемых кодов, Для достижения цели в устройство для формирования дальномерного синхро низирующего кода, содержащее m генера торов псевдослучайных последовательностей (ГПСП) и дешифратор начальной фазы, к входам которого подключены выходы первого ГПСП, введены сумматор по модулю два, элемент ИЛИ, делитель частоты и (т-1) блоков управления, при этом первые входы блоков управления объединены с входом первого ГПСП, а выход дешифратора начальной. фазы пбдключен через делитель частоты ко второму и третьему входам первого блока управления, при этом первый, второй,третий и четвертый выходы каждого i-ro блока управления (1 1,2,о о.,т-2) подключены соответственно к входу (i+1)-ro ГПСП, и входу элемента ИЛИ, выход которого соэдинен с первым входом -сумматора по модулю два, и к второму и третьему входам ()-го блока управления, а к четвертому входу i-roблока управления ( ,2, . . ,т-1) подключен выход (i + 1) ГПСП) причем второй выход (т-1)-го блока управления подключен к соответствующему входу элемента ИЛИ, а третий выход первого ГПСП соединен со вторым входом сумматора по модулю два. При этом каждый блок управления содержит последовательно соединенные RS-триггер, первый элемент И, счетчик и первый дешифратор, а также второй и третий дешифраторы, второй элемент И и делитель частоты, выход которого подключен к соответствующим входам логического элемента 2-3 И-ИЛИ, к другим соответствующим входам которого подключены выход первого элемента И,выходы второго и третьего дешифраторов, к входам которых подключены второй и третий выходы счетчика, четвертый выкод которого подключен к R-входу RS-триггера, при этом к первому входу второго элемент И подключен выход третьего дешифратора, причем второй вход первого эле мента И,.. вхо;р делителя частоты,5-в.хо RS-триггера и второй вход второго элемента И являются соответственно первым, вторым, третьим и четвертыми входами блЬка управления, первым/ вторым, третьим и четвертым выходами которого являются соответственно выход логического элемента 2-3 И-ИЛИ, выход второго элемента И, выход делителя частоты и выход первого дешиф ратора На фиго 1 представлена структурна схема устройства; на фиг. 2 - структурная схема блока управления; на фиг. 3 - структура формируемого кода на фиг. 4 - временные, диаграммы сигналов на входах и выходах блока упра ления Устройство для формирования дальномернргб синхронизирующего кода содержит m генераторов 1-4 псевдослучайной последовательности (ГПСП), дешифратор 5 начальной фазы первого ГПСП, делитель 6 частоты, т-1 блоков 7-9 управления (БУ), элемент ИЛИ 10 на т-1 вход, 11 по модулю два, блоки 7-9 управления состоят из.делителя 12 частоты, RS-триггера 13, первого и второго элементов И 14 и 15, счетчика 16, первого, второго и третьего дешифраторов 17-19 и логи ческого элемента 2-3 И-ИЛИ 20„ Устройство формирует код следующи образомо ГПСП 1-4 генерирует m последовательностей, каждая из которых имеет длину N тактов, где (,2,„„,т) порядковый номер ГПСП На длину ПСП генерируемой ГПСП 1 надложено услови 1 т.е. длина первой последовательности не меньше суммы длин всех остальных ПСП. Последовательность, формируемая первым ГПСП 1, поступает на первый .вход сумматора 11 по модулю два непрерывно, образуя поднесущую формируемого кода. Остальные ПСП подаются на второй вход сумматора 11 по модул два поочередно к только через один период первой последовательности. На выход устройства, в течение N такто поступает только ПСП, генерируемая ГПСП 1, затем, в течение следующих N тактов - сумма по модулю два первой последовательности и каждой из остальных (.) последовательности (фиг. 3)„ Такая работа устройства обеспечивается за счет того, что на первые входы блоков 7-9 управления, импульсы запуска поступают с частотой начале каждого второго пери-, ода последовательности, формируемой ГПСП 1. При этом импульс запуска на каждый последующий блок управления поступает с предьщущего блока управления только после того, как будет Сформирован весь период предшествующей ПСП. ГПСП 2 каждый раз начинает свою работу с новой фазы, которая отличается от предыдущей на один такт. ГПСП 3 начнет свою работу с новой значительной фазы после того, как начальные фазы ГПСП 2 пробегут все возможныезначения (Nn), что произойдет через 2N,N,2 тактов опорной часто ты (,. Причем эта новая фаза отличается от старой на один такт. Аналогично ГПСП i начнет работу с новой начальной фазы после того, как ГПСП i-l пробежит все свои начальные . i:-i фазы, т.е. через. 1 П N: тактов.-Следо -,. . вательно, вес) перлод кода займет ;2 П N; тактов. Сдвиги начальних фаз JH 1 в ГПСП 2-4, а также синхронизация работы устройства обеспечивается работой блоков 7-9 управления. Устройство работает следующим образомНа тактовый вход первого ГПСП 1 и первые входы всех блоков 7-9 управления поступает последовательность импульсов с частотой fg(фиг. 4aJ. На выходе ГПСП 1 формируется ПСП с периодом N, которая подается на первый вход сумматора 11 по модулю два. На выходе дешифратора 5 начальной фазы первого ГПСП образуется последовательность импульсов с частотой fo/N, каждый импульс которой соответствует начальной фазе первой ГПСП.Последовательность импульсов с выхода дешифратора 5 начальной фазы первого ГПСП поступает наделитель 6 частоты на два, на выходе которого сформирована последовательность запускающих импульсов частотой fo/ZN. Каждый импульс с выхода делителя б частоты на два поступает на второй и третий входы первого блока 7 управления. Каждый блок управления управляет работой соответствующего ГПСП, осуществляя изменение начальной фазы ГПСП, формирование пачки сдвиговых импульсов и запускающего сигнала для следующего блока управления. На первом выходе блока 7.управления формируется пачка из Nj+l импульса частоты fд. Эта пачка импульсов поступает на тактовый вход второго ГПСП 2, последний формирует на своем выходе отрезок второй ПСП,. который прступает на четвертый вход блока 7 управления. На втором выходе блока 7 управления поступает NU символов второй ПСП. Отрезок ПСП со второго выхода блока 7 управления

через элемент. ИЛИ 10 поступает на второй вход сумматора 11 по модулю два. Поскольку период второй ПСП равен Nj символов, то после воздействия пачки из Ng+l такта на ГПСП 2 .начальное состояние генератора в мо- 5 мент прихода следующей пачки импульсов окажется измененным на один такт по сравнению с предыдущим начальным состоянием. На четвертом выходе -блока 7, управления формируются импульсы 10 запуска следутацего блока 8 управления. Эти импульсы ийут с частотой o/2N;, причем, они сдвинуты на время 1 Ng/f о относительно импульсов ,запускающих блок 7 управления. На 15 третьем выходе блока 7 управления формируется последовательность счетных импульсов с частотой , которая воздействует на второй вход следующего блока 8 управления.Импульс- 20 на этом входе блока В управления появляется после того, как ГПСП 2 изменит свое начальное состояние.

Блок 8 упрайления формирует на че;гвертомвьрсоде импульсызапуска следую-25 щего блока управления с частотой f(j/2N, Задержанные на время относительно импульсов, запускающих блок 8;управленияо На третьем выходе блока 8 управления .формируется по- ,Q следовательность счетных импульсов с ..частотой o/2N:.,N2. На втором выходе блока 8 управления формируется отрезок ПСПдлиной Nj сиволов. Этот отрезок ПСП через элемент ИЛИ 10 поступает на второй вход сумматора /11 по модулю два. На первом выходе блока 8 управления формируется пачка из N3 импульсов с частотой fo,причем после формирования Nj пачек следующая (Ы2+1)-я пачка имеет длину им- 40 пульсов, что позволяет производить сдвиги на чального состояния ГПСП 3 на, 1 такт.

Остальные блоки управления вырабатывают аналогичные сигналы, отЛи- 45 чающиеся лишь частотой и .сдвигами. Так (.т-1)-й блок 9 управления имеет на третьем входе последовательность запускающих импульсов с частотой o/2N, задержанных.относительно вы- 50

ходных импульсов делихе,пя 6 частоты

т- m-i

, на два на время Т .Е1 Г; : -1- EI N: - По

. ( to ,

каждому из этих импульсов схема вы- jj рабатывает пачку из N импульсов счастотой fо. Эта пачка поступает на вход ГПСП 4,. который вырабатывает ПСП из N( символов j поступающих на четвертый вход блока 9 управления. л На второй вход блока 9 управления

поступает последовательность импульт-2сов с частотой ,/2lZl N-. Приход из этих импульсов приводит к сдвигу 65

начальной фазы ГПСП 4 на один такт. С выхода блока 9 управления отрезок ,ПСП из Nfn символов через элемент ИЛИ 10 поступает на второй вход суммат эра 11 n.Q .модулю два.

После того как начальные фазы ГПСП 4 пройдут все возможные значения закончится цикл работы формирователя.

Блок управления работает следующим образом.

На S-вход RS-триггера 13 поступает запускающий импульс (фиг. 4в) RS- ; -триггер 13 устанавливается в состояние 1 и через первый элемент И 14 на счетный вход счетчика 16 поступают импульсы основной тактовой частота д (фиг. 4а). Счетчик 16 задает длииу пачки импульсов, формируемый на первом выходе. Счетчик 16 каждого (.1-1)-гоблока управления считает до (.,3,,.. ,т, где, NJ- период 1-ой ПСП в тактах).

Импульс переполнения со счетчика 16 поступает на R-вход RS-триггера.13 устанавливая его в состояние О.Первый элемент И 14 закрывается. Второй дешифратор 18 формирует строб длительностью N -I-1тактов. Третий дешифратор 19 формирует строб длительность N,- тактов (фиг. 4к,и). Делитель 12 частоты управляет работой логического элемента 2. и 3 И-ИЛИ 20. На вход делителя 12 частоты импульс поступает только тогда, когда предшествующий ГПСП изменил начальную фазу. Делитель 12 частоты имеет коэффициент деления, равный N.J -1, т.е. равный периоду предшествующий ПСП. Сигнал с выхода делителя 12 частоты (фиг. 4б) поступает на логический элемент 2 и 3 И-ИЛИ 20 и на третий выход блока управления. По этому сигналу через логический элемент 2 ,и 3 и-Нши 20 пропускается на первый выход блока управления пачка из + 1 импульса (фиг. 4д), благодаря чему в 1--ом ГПСП начальная фаза сдвига тся на один такт. Если на выходе делителя 12 частоты сигнал .нулевой, то на первый выход блока управ ления поступает пачка из . N,- импуль сов. Таким образом импульс на выходе делителя 12 частоты соответствует сдвигу фазы управляемого ГПСП. Этот импульс через третий выход блока управления подается на второй вход следующего блока управления на ана-логичный делитель частоты.

На четве этыП вход блока управления поступает ПСП, цформированная 1-ым ГПСП. Через второй элемент И на второй выход блока управления прохо- . дят только N; СИМВОЛОВ последовательности, независимо от длины пачки сдвиговых импульсов в данном цикле работы блока управления (N.J или N + l), второй элемент И 15 стробируется сиг налом со второго дешифратора 19 (фиг. 4и). Первый дешифратор 17 формирует сигнал, соответствующий концу пачки длиной Nj импульсов, который является запускающим для следующего блока управления (фиг. 4з). Длина формируемого кода равна tn I . in N; ; и, следовательно, выбирая различные N(,2,...,т), можно получить весьма широкий ряд кодов и, всегда выбрать код, имеющий длину, хорошо согласованную с каждой конкретной задачей. Формула изобретения 1. Устройство для формирования дальномерного синхронируювдего кода, содержащее m генераторов псевдослучайных последовательностей (ГПСП) и дешифратор начальной фазы, к входам которого подключены выходы первого ГПСП, отличающееся тем, что, с целью расширения набора форми руемых кодов, введены сумматор по модулю двa, элемент ИЛИ, делитель ча Тоты и (т-1 блоков управления, при этом первые входил управления объединены с входом первого ГПСП, а выход дешифратора начальной фазы подключе через делитель частоты к второму и третьему входам первого блока управ ления, при этом первый и второй, тр тий и четвертый выходы каждого i-ro блока управления (,2,...,m-Z) по ключены соответственно к входу (i+1)-ro ГПСП и входу элемента ИЛИ, выход которого соединен с первым вх дом сумматора по модулю два, и к второму и третьему входам (i+1j-ro блока управления, а к четвертому вх ду i-ro блока управления (,,2,..., m-l) подключен выход (i+1j-ro ГПСП, причем второй выход (т-1)го блока управления подключен к соответствующему входу элемента ИЛИ, а третий выход первого ГПСП соединен с вторым уходом сумматора по модулю два. 2. Устройство по П.1, отличающееся тем, что каждый блок управления содержит последовательно соединенные RS-Tpritrep, первый элемент -И, счетчик и первый дешифратор, а также второй и третий дешифраторы, второй элемент И и делитель частоты, выход которого подключен к соответствующим входам логического элемента 2-3 И-ИЛИ, к другим соответствующим входам которого подключены выходы первого элемента И, выходы второго и третьего дешифраторов, к входам которых подключены второй и третий выходы счетчика., четверть й выход которого подключен к R-входу RS-триггера, при этом к первому входу второго элемента И подключен выход третьего дешифратора, причем второй вход первого элемента И, вход делителя частоты, S вход RS-триггера и второй вход второго элемента И являются соответственно первым, вторым, третьим и четвертым входами блока управления, первым, вторым, третьим и че.твертым выходами котЪрого являются соответственно выход логического элемента 2-3 И-ИЛИ, выход второго элемента И, выход делителя частоты и выход первого дешифратора. Источники информации, принятые во внимание при экспертизе 1. Ипатов В.П. и др. Потенциальные возможности согласованных кодов Радиотехника и электроника, 1975, Вып. 4,

f Л t

-

г-

П

t /

t:

г

«

Йлг,/

ff ®S

Iff

ff Ф/ |4УФГИЙ

ipet.J