ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА Российский патент 1994 года по МПК G01R23/16 

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах и системах управления.

Целью изобретения является повышение точности спектрального анализа.

На фиг.1 показана структурная схема предлагаемого цифрового анализатора спектра; на фиг.2 - пример реализации цифрового фильтра; на фиг.3 - пример реализации блока изменения частоты среза; на фиг..4 - блок усреднения.

Цифровой анализатор спектра включает вход аналогового сигнала 1, аналоговый фильтр 2 нижних частот (ФНЧ), аналогово-цифровой преобразователь 3 (АЦП), цифровые фильтры 4, 5 (ЦФ), блоки 6, 7 изменения частот среза, блок 8 вычитания, умножитель 9, блок 10 усреднения, сумматор 11, выход устройства 12, блок 13 синхронизации, вход синхронизации 14, блок усреднения 10 включает комбинационный К-разрядный сумматор 15 и К-разрядный регистр 16.

В состав ЦФ (фиг.2) входят сумматоры 17, 18, регистры 19, 20 задержки, умножители 21, 22, 23, 24, 25. Для синхронизации работы таких ЦФ нужна частота дискретизации f_s = 1/ Δ t, с которой на вход фильтра поступают отсчеты входного сигнала x(n) и происходит запись промежуточных данных в регистры 19 и 20 задержки, а на выход ЦФ поступают отсчеты отфильтрованного сигнала x₁(n). На второй информационный вход ЦФ поступает набор коэффициентов его умножителей. В состав блоков изменения частоты срезa (БИЧС) 6, 7 (фиг.3) входят счетчик 26, на вход синхронизации которого поступает частота f_s/N, выход счетчика заведен на адресные входы постоянных запоминающих устройств (ПЗУ) 27, а первая, вторая, третья, четвертая и пятая группы выходов ПЗУ задают коэффициенты цифровых фильтров 4 и 5 соответственно a₁' , a₂' , b₀' , b₁' - b₂' и a₁'' , a₂'' , b₀'' , b₁'' , b₂'' и являются выходом блока. Коэффициент пересчета счетчика равен числу подлежащих анализу участков спектра и определяет количество наборов коэффициентов ЦФ. При подаче на вход счетчика частоты f_s/N изменяется состояние счетчика и адрес ПЗУ, поэтому смена наборов коэффициентов на выходе БИЧС происходит один раз за N периодов дискретизации Δ t.

Функция блока синхронизации предложенного анализатора спектра заключается в делении входной частоты дискретизации f_s на N (где N - параметр усреднения). Такой блок может быть реализован на микросхемах счетчиков, например, 133ИЕ7.

Цифровой анализатор спектра работает следующим образом.

Аналоговый сигнал с входа 1 устройства проходит через аналоговый ФНЧ 2 для ограничения высокочастотных составляющих спектра и устранения возможных ошибок наложения. На второй вход синхронизации блока 10 усреднения, который является входом установки нуля регистра 16 и на счетные входы счетчиков 26 БИЧС поступает первый импульс синхрочастоты f_s/N. При этом происходит обнуление регистра 16 блока усреднения 10 и из ПЗУ 27 блоков 6, 7 изменения частот среза значения наборов коэффициентов a₁' , a₂' , b₀' , b₁', b₂' и a₁' , a₂'' , b₀'' , b₁'' , b₂'' поступают на вторые информационные входы коэффициентов цифровых фильтров 4 и 5. Указанные наборы коэффициентов соответствуют анализируемой в данный момент полосе частот входного сигнала. Со входа синхронизации 14 устройства частота дискретизации f_s поступает на входы синхронизации АЦП 3, регистров 19, 20, ЦФ 4 и 5, первый вход синхронизации регистра 16 блока 10 усреднения. С выхода АЦП отсчеты сигнала x(n), где n - текущий номер отсчета, поступают на первые информационные входы ЦФ 4 и 5. При этом ЦФ 4 и 5 имеют частоты среза f₁ и f₂, что определяется соответствующими наборами коэффициентов. С выхода ЦФ 4 сигнал x₁(n) поступает на первый вход сумматора 11 и прямой вход блока 8 вычитания, а с выхода ЦФ 5 сигнал x₂(n) поступает на второй вход сумматора 11 и инверсный вход блока 8 вычитания. Сигналы с выходов блока 8 вычитания и сумматора 11 поступают на первый и второй входы умножителя 9, с выхода которого их произведение поступает на информационный вход блока 10 усреднения, где проходит на первый вход сумматора 15, при этом на второй вход сумматора 15 поступает значение числа, хранящегося в регистре 16, а на выходе сумматора 15 формируется сумма этих чисел. При поступлении нового синхроимпульса частоты f_s указанная сумма фиксируется в регистре 16, а с выхода АЦП поступает новый отсчет сигнала x(n+1) и алгоритм обработки одного отсчета повторяется. Через N периодов Δ t в регистре 16 накапливается сумма из N значений y₁(n), старшие К разряды которой могут быть считаны с выхода 12 анализатора спектра (отбрасывание младших log₂ N разрядов соответствует усреднению мощности сигнала по N). В итоге формируется значение средней мощности сигнала, лежащего в полосе частот Δ f₁ = f₁-f₂. Далее с приходом нового импульса частоты f_s/N с выхода блока 13 синхронизации, происходит сброс регистра 16 блока 10 усреднения, увеличение на единицу значений счетчиков 26 блоков 6, 7 изменения частот cреза, выборка новых наборов коэффициентов цифровых фильтров из ПЗУ, соответствующих новым значениям частот среза f₃ и f₄ и алгоритм работы анализатора спектра повторяется для новой полосы частот Δ f₂ = f₃ - f₄.

В результате последовательной настройки анализатора на различные полосы частот формируется спектр мощности сигнала с высокой точностью.

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах и системах управления. Цифровой анализатор спектра состоит из входа устройства, аналогового фильтра 2 нижних частот, аналого-цифрового преобразователя 3, двух цифровых фильтров 4,5 двух блоков 6,7 изменения частот среза блока 8 вычитания, сумматора 11, умножителя 9, блока 10 усреднения, выхода 12 устройства и блока 13 синхронизации. 3 ил.

ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА, содержащий последовательно соединенные фильтр нижних частот и аналого-цифровой преобразователь, выход которого соединен с входами первого и второго цифровых фильтров, первый и второй блоки изменения частоты среза цифровых фильтров, последовательно соединенные, блок вычитания, умножитель и блок усреднения, блок синхронизации, причем вход аналогового фильтра нижних частот соединен с входом устройства, вторые информационные входы цифровых фильтров подключены соответственно к выходам первого и второго блоков изменения частоты среза, выход первого цифрового фильтра соединен с прямым входом блока вычитания, выход второго цифрового фильтра соединен с инверсным входом блока вычитания, выход блока усреднения соединен с выходом устройства, вход синхронизации устройства соединен с входами синхронизации аналого-цифрового преобразователя, первого и второго цифровых фильтров, входом блока синхронизации и первым входом синхронизации блока усреднения, а выход блока синхронизации соединен с входами первого и второго блоков изменения частот среза и вторым входом синхронизации блока усреднения, отличающийся тем, что, с целью повышения точности спектрального анализа, в него введен сумматор, первый вход которого соединен с выходом первого цифрового фильтра и вторым входом блока вычитания, второй вход соединен с выходом второго цифрового фильтра, а выход подключен к второму входу умножителя.