УСТРОЙСТВО ДЛЯ ВЫДАЧИ СООБЩЕНИЙ Российский патент 1995 года по МПК G06F9/46 G08G5/00 

Изобретение относится к средствам контроля, управления и сигнализации сложных технических систем, в частности летательных аппаратов (ЛА), и может быть использовано для повышения качества, надежности и безопасности их функционирования.

Цель изобретения расширение функциональных возможностей за счет введения возможности поиска сообщения в очереди по специальной директиве оператора.

На фиг.1 и 2 представлена структурная схема предлагаемого устройства; на фиг.3 показан граф состояний предложенного устройства.

Устройство для выдачи сообщений содержит первый коммутатор 1, второй коммутатор 2, первый регистр 3, блок 4 для отображения информации, первый триггер 5, второй триггер 6, первый элемент ИЛИ 7, второй элемент ИЛИ 8, третий элемент ИЛИ 9, тактовый генератор 10, первую логическую матрицу 11, первый счетчик 12, вторую логическую матрицу 13, четвертый элемент ИЛИ 14, второй регистр 15, третий коммутатор 16, третий регистр 17, первый компаратор 18, второй компаратор 19, четвертый регистр 20, четвертый коммутатор 21, пятый коммутатор 22, шестой коммутатор 23, третий компаратор 24, четвертый компаратор 25, пятый элемент ИЛИ 26, первый блок 27 оперативной памяти, пятый регистр 28, второй блок 29 оперативной памяти, шестой регистр 30, блок 31 постоянной памяти, седьмой регистр 32, восьмой регистр 33, пятый компаратор 34, шестой элемент ИЛИ 35, седьмой элемент ИЛИ 36, первый элемент И 37, второй элемент И 38, девятый регистр 39, седьмой коммутатор 40, десятый регистр 41, восьмой элемент ИЛИ 42, шестой компаратор 43, первый клавишный элемент 44, второй клавишный элемент 45, третий клавишный элемент 46, первый одновибратор 47, второй одновибратор 48, третий одновибратор 49, третий триггер 50, четвертый триггер 51, пятый триггер 52, задатчик 53 кода, третий элемент И 54, четвертый одновибратор 55, одиннадцатый регистр 56, седьмой компаратор 57, девятый элемент ИЛИ 58, шестой триггер 59, первый элемент 60 задержки, десятый элемент ИЛИ 61, седьмой триггер 62, первый индикатор 63, второй элемент задержки 64, одиннадцатый элемент ИЛИ 65, восьмой триггер 66 и второй индикатор 67.

Первый регистр 3 предназначен для хранения кода текущей директивы при переборе директив очереди.

Блок 4 для отображения информации обеспечивает извлечение текста сообщения, соответствующего поступившей на его входы директиве, и выдачу его на экран дисплея оператора.

Первый триггер 5 устанавливается в единицу при поступлении на его установочный вход сигнала "Поступление" с управляющего входа устройства, фиксируя тем самым факт поступления новой директивы.

Второй триггер 6 устанавливается при поступлении на его информационный вход сигнала "Вид директивы" с отдельного информационного входа устройства по сигналу "Поступление" на вход записи, фиксируя тем самым вид принятой директивы. Если триггер 6 при этом устанавливается в единицу, то принята директива типа "Поставить в очередь", если же содержимое триггера 6 обнуляется, то принята директива типа "Удалить из очереди".

Тактовый генератор 9 формирует с заданным периодом непересекающиеся во времени синхроимпульсы Ф1 и Ф2.

Логические матрицы 11 и 13 программируются по стандартным методикам в соответствии со своими системами логических функций.

Первая логическая матрица 11 реализует следующую систему логических функций:
y1 p0 x3(x11+x12+x13) + p39 +p36 + p38 +
+p41 + p45·x+p46+p48;
y2 p0·(x1·x2+ x1x3+x3·x10)+ p18 + p23 +
+ p25 + p29 + p30;
y3 p0·x3·(x1x4·x5+x10+(x12+x13)) +
+ p2+ p7·(+)+ p9+ p23 + p25 + p28+p29 +
+p16+p38· +P41+p44+p45 +p46+p47;
y4 p0·x3·(x1x4·x5+(x10+x11+x13))+p2 (+x6)+
+p7+p9+ p18·x8+p23·x4·x5+p25+p33+p45x14;
y5 p0x3·(x10+x12)+p7 +p9 +p13+p16+ p25 +
+ p28 + p36 +p45·(x + x14) +p46+p50;
y6 p0·x3·(x1(+x1·(x10+x11))) + p7·x8 + p9 +
+p13 + p23 + p28 +p29 + p36 +p38;
y7 p0·x1·x2·x3 + p1 + p2x8 + p3 + p4 + p5 + p6 +
+p7·x8·x9 +p8 + p9·x8 + p10 + p12 + p17 +p18 + p19 +p20 +
+ p21 + p22 + p23·x4 + p24 +p25·x7 + p26 + p31 + p32 +
+p33·x9 + p34 + p37 + p38·x6 + p39 + p42 +p44 +p45·x6 +
+p46 + p48 + p50;
y8 p0·(x1·(x2+ x3) + x3·(x10+x11+x12+x13))+
+p2·(+x8) + p7· (+) + p8 + p11 +p13 +p15 +p16 +p18·x8 +
+p23 +p25+ p27+p28+p29+p30+ p33 + p35 +p36 +p36 +
+ p40 +p41 + p43 + p45· (x6+x14) + p47 + p49 + p51,
а вторая логическая матрица реализует систему логических функций
д1= р1+р6+р16+р17+р20; д2= р1+р18; д3= р1+р3+р44; д4= р1+р3+р13+р21+ +р32+р44+р47; д5=р2+р4+р5+р12+р22+р46; д6=р2+р9+р17; д7=р12+р20+р31+р46; д8= р12+р20+р31+р46; д9= р13+р21+р32+р47; д10= р4+р20+р37; д11=р4+р20+37; д12= р5+р16; д13= р5+р6+р16+р22; д14=р6+р22; д15=р6+р23, д16=р6+р7+р16+р23; д17= р7+р23; д18=р7+р16; д19=р8+р16; д20=р8+р16+р24; д21=р14+р16; д22= р14+р16+р29; д23=р9+р18+р31+р37; д24=р10; р25=р10+р26+р33+р38+р42+р50; д26= р11+р27+р35+р40+р43+р51; д27= р11+р15+р27+р30; д28= р24; д29= р29; д30= р26+р33+р50; д31=р28; д32=р28; д33=р28; д34=р35; д35=р38; д36=р40; д37=р42; д38=р43; д39=р48; д40=р51; д41=р49,
(2) где х1,х14 логические сигналы на входах первой группы первой логической матрицы 11;
y1,y8 логические сигналы на выходах первой логической матрицы 11;
д1,д41 логические сигналы на первом сорок первом выходах второй логической матрицы 13;
p_к= p_к(aI,a6) 10

При программировании матриц необходимо учитывать, что сигналы р0,Р1,р45 являются результатом дешифрации кода а5а5а4а3а2а1, т.е. задаются следующим образом:
p0=, p1= a1, p2= a2 ,
p3= a2 a1, p4= a3 , p5= a3 a1,
p6= a3 a2 , p7= a3 a2 a1, p8= a4 ,
p9= a4 a1, p10= a4 a2 ,p11= a4 a2 a1,
p12= a4 a3 ;p13= a4 a3 a1;p14= a4 a3 a2 ;
p15= a4 a3 a2 a1;p16= a5 ;p17= a5 a1;
p18= a5 a2 ;p19= a5 a2 a1;p20= a5 a3 ;
p21= a5 a3 a1;p22= a5 a3 a2 ;p23= a5 a3 a2 a1;
p24= a5 a4 ;p25= a5 a4 a1;p26= a5 a4 a2 ;
p27= a5 a4 a2 a1;p28= a5 a4 a3 ;p29= a5 a4 a3 a1;
p30= a5 a4 a3 a2 ;p31= a5 a4 a3 a2 a1;p32=a6 2 ;
p33=a6 a1;p34=a6 a2 ;p35=a6 a2 a1;
p36=a6 a3 ;p37=a6 a3 a1;p38=a6 a3 a2 ;
p39=a6 a3 a2 a1;p40=a6 a4 ;p41=a6 a4 a1;
p42=a6 a4 a2 ;p43=a6 a4 a2 a1;p44=a6 a4 a3 ;
p45=a6 a4 a3 a1;p=a6 a4 a3 a2 ;p47=a6 a4 a3 a2 a1;
p48=a6 a5 ;p49=a6 a5 a1;p50=a6 a5 a2 ;
p51=a6 a5 a2 a1.

(3)
Второй регистр 15 хранит код новой директивы, поступающий с информационных входов устройства.

Третий регистр 17 хранит код КОНЦА, а четвертый регистр 20 код НАЧАЛА очереди.

Первый компаратор 18 формирует единичный сигнал при совпадении содержимого первого 3 и третьего 17 регистров.

Второй компаратор 19 формирует единичный сигнал при совпадении содержимого второго 15 и четвертого 20 регистров.

Третий компаратор 24 формирует единичный сигнал при совпадении содержимого первого 3 и четвертого 20 регистров.

Четвертый компаратор 25 формирует единичный сигнал при совпадении содержимого второго регистра 15 и четвертого регистра 20.

Первый блок оперативной памяти 27 для каждой из директив очереди хранит код следующей директивы, а второй блок оперативной памяти 29 код предыдущей директивы.

Пятый 28 и шестой 30 регистры предназначены для хранения кодов следующей и предыдущей директив соответственно.

Блок 31 постоянной памяти хранит коды приоритетов всех возможных директив.

Седьмой регистр 32 предназначен для хранения кода приоритета вновь поступившей директивы, а восьмой регистр 33 для хранения кода приоритета текущей директивы на очередном шаге перебора директив очереди.

Пятый компаратор 34 формирует единичный сигнал в том случае, если содержимое седьмого регистра 32 превышает или равно содержимому восьмого регистра 33.

Девятый регистр 39 предназначен для хранения кода новой поступившей директивы типа "Поставить в очередь", а десятый регистр 41 для хранения кода директивы, передаваемого устройству для отображения информации 4.

Шестой компаратор 43 формирует единичный сигнал при совпадении содержимого второго 15 и десятого 41 регистров.

Клавишные элементы 44, 45, 46 предназначены для ввода директив оператора.

Одновибраторы 47, 48, 49 обеспечивают формирование кратковременного импульса по переднему фронту сигналов клавишных элементов 44, 45, 46.

Триггеры 50, 51, 52 фиксируют срабатывание соответствующих клавишных элементов 44, 45, 46.

Задатчик кода 53 имеет органы ручного управления (кнопки), шифратор и линии связи. При воздействии оператора на один из органов ручного управления на его выходах формируется код требуемой директивы и управляющий сигнал, фиксирующий факт формирования кода.

Четвертый одновибратор 55 обеспечивает формирование кратковременного импульса по переднему фронту сигнала задатчика кода 53.

Одиннадцатый регистр 56 предназначен для хранения кода требуемой директивы.

Седьмой компаратор 57 формирует единичный сигнал при совпадении содержимого первого 3 и одиннадцатого 56 регистров.

Шестой триггер 59 фиксирует срабатывание задатчика кода 53.

Элементы задержки 60, 64 осуществляют задержку сигнала о результатах поиска директивы и управляют сбросом содержимого триггеров 62, 66.

Триггеры 62, 66 фиксируют поступление сигнала о результатах поиска директивы.

Индикаторы 63, 67 представляют собой устройства транспарантного типа (лампочки, светодиоды и т.д. с соответствующими надписями), которые загораются при подаче на их входы сигналов управления.

Работа устройства для выдачи сообщений происходит следующим образом (см. фиг.1 и 2).

Действие управляющей части (логические матрицы 11 и 13, счетчик 12) основано на потактовом формировании текущего состояния устройства. Код состояния хранится в первом счетчике 12 и определяет
сигналы управления блоками оперативной памяти, регистрами, триггерами и т.д. (с помощью логической матрицы 13);
коды следующих состояний, в которые происходит переход из данного состояния (с помощью логической матрицы 11).

При поступлении внешнего сигнала "Сброс" на сбрасывающие входы первого счетчика 12, первого триггера 5 (через четвертый элемент ИЛИ 14), первого регистра 3, второго регистра 15, третьего регистра 17 (через третий элемент ИЛИ 9), четвертого регистра 20 (через второй элемент ИЛИ 8), пятого регистра 28, шестого регистра 30, седьмого регистра 32, восьмого регистра 33, девятого регистра 39, десятого регистра 41 (через девятый элемент ИЛИ 58), седьмого триггера 62 (через десятый элемент ИЛИ 61), восьмого триггера 66 (через одиннадцатый элемент ИЛИ 65), их содержимое обнуляется. Сброс содержимого первого счетчика 12 обеспечивает начало работы устройства с нулевого состояния.

В ходе работы код состояния А=(а1,а6) подается на входы логической матрицы 13, которая в соответствии с системой своих логических функций (2) преобразует А в управляющие сигналы д1,д43. Одновременно код состояния А поступает на входы логической матрицы 11, куда также подаются сигналы Х=(х1, х13). Логическая матрица 11 в соответствии с системой своих логических функций (1) преобразует (А,Х) в код следующего состояния y1,y6 и выдает сигнал установки y8 или выдает сигнал y7 перехода в смежное состояние, или выдает нулевые сигналы y7 и y8, блокируя изменение текущего состояния. При наличии сигнала y8 по переднему фронту Ф1 в счетчик 12 записывается код следующего состояния y1,y6, при наличии сигнала у7 содержимое счетчика 12 увеличивается на единицу, а при отсутствии сигналов y7 и y8 остается прежнее текущее состояние.

Сигналы х1,х14, участвующие в формировании текущего состояния с помощью логической матрицы 11, имеют следующий смысл:
х1 наличие новой необработанной директивы;
х2 принята директива типа "Поставить в очередь". Если х2=0, то принята директива типа "Удалить из очереди";
х3 очередь не пуста;
х4 необходимость коррекции НАЧАЛА при удалении;
х5 необходимость коррекции КОНЦА при удалении;
х6 признак обработки КОНЦА очереди;
х7 признак совпадения удаляемой и отображаемой директив;
х8 найдено место для постановки в очередь (при включении в очередь новой директивы);
х9 постановка в конец или начало очереди;
х10 наличие необработанной директивы оператора "Листание очереди вперед";
х11 наличие необработанной директивы оператора "Листание очереди назад";
х12 наличие необработанной директивы оператора "Отображение новой директивы";
х13 наличие необработанной директивы оператора "Поиск директивы";
х14 требуемая директива найдена.

Системы логических функций (1) и (2) обуславливают функционирование устройства в соответствии с графом состояний (см.фиг.3).

Каждая вершина графа состояний соответствует одному из конкретных пятидесяти двух состояний, внутри каждой вершины записан в десятичной форме код соответствующего состояния А. Для каждой вершины также указаны управляющие сигналы Дд1,д41, имеющие единичное значение в данном состоянии.

Каждая дуга указывает на вершину-состояние, в которое происходит переход из исходной вершины-состояния. Каждой дуге приписана логическая функция на множестве сигналов Х, истинность которой задает переход из исходной вершины состояния в смежную.

На фиг.3 предполагается, что если дуге не приписана логическая функция, то она всегда истинна.

Состояние 0: "Ожидание поступления новой директивы или запроса оператора".

На выходах логической матрицы 13 отсутствуют единичные сигналы, поэтому в работе устройства никаких изменений не происходит.

На выходах ЛМ 11 присутствуют
сигналы y7= 1; y8=0, если х1=х2=х3=1, то тогда по сигналу Ф1 происходит переход в состояние 1;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 16, если х1=х2=1; х3=0, тогда по сигналу Ф1 происходит переход в состояние 16;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 28, если х1=х3=х4=х5=1; х2=0, тогда по сигналу Ф1 происходит переход в состояние 28;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 17, если х1=х3=1, х2=х4=0 или х1=х3=1, х2=х5=0, тогда по сигналу Ф1 происходит переход в состояние 17;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 31, если х3=х10=1; х1=0, тогда по сигналу Ф1 происходит переход в состояние 31;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 37, если х3=х11=1, х1=х10=0, тогда по сигналу Ф1 происходит переход в состояние 37;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 42, если х3=х12=1; х1=х10=х11=0, тогда по сигналу Ф1 происходит переход в состояние 42;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 44, если х3=х13=1; х1=х10=х11=х12=0, тогда по сигналу Ф1 происходит переход в состояние 44;
сигналы y7=0, y8=0, если х1=1, х2=х3=0 или х1=х3=0 или х3=1; х1=х10=х11= х12=х13=0 и тогда состояние на данном такте не меняется.

Состояние 1: "Включение в очередь. Чтение приоритета пришедшей директивы. Установка НАЧАЛА для перебора очереди"
На выходах ЛМ 13 присутствуют единичные сигналы д1, д2, д3, д4. Это обеспечивает запись по переднему фронту сигнала Ф2, содержимого ячейки блока 31, адресом которой является код пришедшей директивы, хранимый во втором регистре 15, в седьмой регистр 32, а также запись содержимого четвертого регистра 20 в первый регистр 3.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 2.

Состояние 2: "Включение в очередь. Чтение приоритета директивы, обрабатываемой на очередном шаге перебора очереди".

На выходах матрицы 13 присутствуют единичные сигналы д5, д6. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого ячейки блока 31, адресом которой является код директивы, хранимый в первом регистре 3, в восьмой регистр 33.

На выходах матрицы 11 присутствуют:
сигналы y7= 1; y8= 0, если х6=1; х8=0, тогда по сигналу Ф1 происходит переход в состояние 3;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 4, если х8=1 и тогда по сигналу Ф1 происходит переход в состояние 4;
сигналы y7=0; y8=1 и сигналы у1,y6 со значениями, соответствующими коду состояния 12, если х6=х8=0 и тогда по сигналу Ф1 происходит переход в состояние 12.

Состояние 3: "Включение в очередь. Установка НАЧАЛА для включения в конец очереди".

На выходах матрицы 13 присутствуют единичные сигналы д3, д4. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого четвертого регистра 20 в первый регистр 3.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 4.

Состояние 4: "Включение в очередь. Чтение предыдущей директивы"
На выходах матрицы 13 присутствуют единичные сигналы д5, д10, д11. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого ячейки блока оперативной памяти 29, адресом которой является код директивы, хранимый в первом регистре 3, в шестой регистр 30.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 5.

Состояние 5: "Включение в очередь. Коррекция указателя ПРЕДЫДУЩИЙ".

На выходах матрицы 13 присутствуют единичные сигналы д5, д12, д13. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого второго регистра 15 в ячейку блока оперативной памяти 29, адресом которой является код директивы, хранимый в первом регистре 3.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 6.

Состояние 6: "Включение в очередь. Коррекция указателей СЛЕДУЮЩИЙ И ПРЕДЫДУЩИЙ".

На выходах матрицы 13 присутствуют единичные сигналы д1, д14, д13, д15, д16. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого пятого регистра 28 в ячейку блока оперативной памяти 27, адресом которой является код директивы, хранимый по втором регистре 15, и запись содержимого шестого регистра 30 в ячейку блока оперативной памяти 29 с тем же адресом.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 7.

Состояние 7: "Включение в очередь. Коррекция указателя СЛЕДУЮЩИЙ"
На выходах матрицы 13 присутствуют единичные сигналы Д17, д18, д16. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого второго регистра 15 в ячейку блока оперативной памяти 27, адресом которой является код директивы, хранимый в шестом регистре 30.

На выходах матрицы 11 присутствуют
сигналы y7= 1; y8=0, если х8=х9=1, и тогда по сигналу Ф1 происходит переход в состояние 8;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 9, если х8=1; х9=0, и тогда по сигналу Ф1 происходит переход в состояние 9;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 14, если х8=0, и тогда по сигналу Ф1 происходит переход в состояние 14.

Состояние 8: "Включение в очередь. Коррекция НАЧАЛА"
На выходах матрицы 13 присутствуют единичные сигналы д19, д20. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого второго регистра 15 в четвертый регистр 20.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 9.

Состояние 9: "Включение в очередь. Чтение приоритета отображаемой директивы"
На выходах матрицы 13 присутствуют единичные сигналы д23, д6. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого ячейки блока 31, адресом которой является код директивы, хранимый в десятом регистре 41, в восьмой регистр 33.

На выходах матрицы 11 присутствуют:
сигналы y7=1; y8=0, если х8=1, и тогда по сигналу Ф1 происходит переход в состояние 10;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 15, если х8=0, и тогда по сигналу Ф1 происходит переход в состояние 15.

Состояние 10: "Включение в очередь. Коррекция отображаемой директивы"
На выходах матрицы 13 присутствуют единичные сигналы д24, д25. Это обеспечивает запись по переднему фронту сигнала Ф2 в десятый регистр 41 содержимого второго регистра 15.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 11.

Состояние 11: "Включение в очередь. Выдача на отображение. Конец включения".

На выходах матрицы 13 присутствуют единичные сигналы д26, д27. Это обеспечивает запись во внутренний регистр устройства для отображения информации 4 содержимого десятого регистра 41, а также сброс содержимого первого триггера 5.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и нулевые сигналы y1,y6, поэтому по сигналу Ф1 происходит переход в состояние 0.

Состояние 12: "Включение в очередь. Чтение следующей директивы"
На выходах матрицы 13 присутствуют единичные сигналы д5, д7, д8. Это обеспечивает запись по переднему фронту сигнала Ф2 в пятый регистр 28 содержимого ячейки блока оперативной памяти 27, адресом которой является код директивы, хранимый в первом регистре 3.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 13.

Состояние 13: "Включение в очередь. Установка СЛЕДУЮЩЕГО для перебора очереди"
На выходах матрицы 13 присутствуют единичные сигналы д9, д4. Это обеспечивает запись по переднему фронту сигнала Ф2 в первый регистр 3 содержимого пятого регистра 28.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 2, и тогда по сигналу Ф1 происходит переход в состояние 3.

Состояние 14: "Включение в очередь. Коррекция КОНЦА".

На выходах матрицы 13 присутствуют единичные сигналы д21, д22. Это обеспечивает запись по переднему фронту сигнала Ф2 в третий регистр 17 содержимого второго регистра 15.

На выходах матрицы 11 присутствуют сигналы y7=0; y9=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 9, и тогда по сигналу Ф1 происходит переход в состояние 9.

Состояние 15; "Включение в очередь. Конец включения"
На выходах матрицы 13 присутствует единичный сигнал д 27. Это обеспечивает сброс содержимого первого триггера 5.

На выходах матрицы 11 присутствуют сигналы y7=0; y9=1 и нулевые сигналы y1,y6, и тогда по сигналу Ф1 происходит переход в состояние 0.

Состояние 16: "Образование очереди"
На выходах матрицы 15 присутствуют единичные сигналы д1, д18, д12, д16, д13, д19, д21, д20, д22. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого второго регистра 15 в ячейки блоков оперативной памяти 27 и 29, адресом которых является код директивы, хранимый в данном регистре. Одновременно содержимое второго регистра 15 записывается в третий 17 и 20 регистры.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 10, и тогда по сигналу Ф1 происходит переход в состояние 10.

Состояние 17: "Удаление из очереди. Чтение приоритета удаляемой директивы"
На выходах матрицы 13 присутствуют единичные сигналы д1, д6. Это обеспечивает запись по переднему фронту сигнала Ф2 в восьмой регистр 33 содержимого ячейки блока 31, адресом которой является код директивы, хранимый во втором регистре 15.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 18.

Состояние 18: "Удаление из очереди. Чтение приоритета удаляемой директивы"
На выходах матрицы 13 присутствуют единичные сигналы д23, д2. Это обеспечивает запись по переднему фронту сигнала Ф2 в седьмой регистр 32 содержимого ячейки блока 31, адресом которой является код директивы, хранимый в десятом регистре 41.

На выходах матрицы 11 присутствуют
сигналы y7=1; y8=0, если х8=0, и тогда по сигналу Ф1 происходит переход в состояние 19;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 20, если х8=1, тогда по сигналу Ф1 происходит переход в состояние 20.

Состояние 19: "Удаление из очереди. Коррекция порядкового номера отображаемой директивы"
На выходах матрицы 13 отсутствуют единичные сигналы, поэтому в работе устройства (см.фиг.1) никаких изменений не происходит.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 20.

Состояние 20: "Удаление из очереди. Чтение следующей и предыдущей директив"
На выходах матрицы 13 присутствуют единичные сигналы д1, д8, д7, д10, д11. Это обеспечивает запись по переднему фронту сигнала Ф2 в пятый регистр 28 содержимого ячейки блока 27, адресом которой является код директивы, хранимый во втором регистре 15, а также запись в шестой регистр 30 содержимого ячейки блока 29 с тем же адресом.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 21.

Состояние 21: "Удаление из очереди. Установка следующей директивы"
На выходах матрицы 13 присутствуют единичные сигналы д9, д4. Это обеспечивает запись по переднему фронту сигнала Ф2 в первый регистр 3 содержимого пятого регистра 28.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 22.

Состояние 22: "Удаление из очереди. Коррекция указателя ПРЕДЫДУЩИЙ"
На выходах матрицы 13 присутствуют единичные сигналы Д5, д14, д13. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого шестого регистра 30 в ячейку блока 29, адресом которой является код директивы, хранимый в первом регистре 3.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 23.

Состояние 23: "Удаление из очереди. Коррекция указателя СЛЕДУЮЩИЙ"
На выходах матрицы 13 присутствуют единичные сигналы д17, д15, д16. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого пятого регистра 28 в ячейку блока 27, адресом которой является код директивы, хранимый в шестом регистре 30.

На выходах матрицы 11 присутствуют
сигналы y7= 1; y8=0, если х4=1; х5=0, и тогда по сигналу Ф1 происходит переход в состояние 24;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 26, если х4= х5= 0, и тогда по сигналу Ф1 происходит переход в состояние 25;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 29, если х4=0; х5=1, и тогда по сигналу Ф1 происходит переход в состояние 29.

Состояние 24: "Удаление из очереди. Коррекция НАЧАЛА"
На выходах матрицы 13 присутствуют единичные сигналы д28, д20. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого пятого регистра 28 в четвертый регистр 20.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 25.

Состояние 25: "Удаление из очереди. Проверка отображения удаляемой директивы"
На выходах матрицы 13 отсутствуют единичные сигналы поэтому в работе устройства никаких изменений не происходит.

На выходах матрицы 11 присутствуют
сигналы y7=1; y8=0, если х7=1, и тогда по сигналу Ф1 происходит переход в состояние 26;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 30, если х7=0, и тогда по сигналу Ф1 происходит переход в состояние 30.

Состояние 26: "Удаление из очереди. Коррекция отображаемой директивы"
На выходах матрицы 13 присутствуют единичные сигналы д30, д25. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого первого регистра 3 в десятый регистр 41.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 27.

Состояние 27: "Удаление из очереди. Выдача на отображение. Конец удаления"
На выходах матрицы 13 присутствуют единичные сигналы д26, д27. Это обеспечивает запись во внутренний регистр устройства для отображения информации 4 содержимого десятого регистра 41, а также сброс содержимого первого триггера 5.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и нулевые сигналы y1,y6, поэтому по сигналу Ф1 происходит переход в состояние 0.

Состояние 28: "Уничтожение очереди"
На выходах матрицы 13 присутствуют единичные сигналы д31, д32, д33. Это обеспечивает обнуление содержимого третьего регистра 17, четвертого регистра 20 и десятого регистра 41.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 27, поэтому по сигналу Ф1 происходит переход в состояние 27.

Состояние 29: "Удаление из очереди. Коррекция КОНЦА"
На выходах матрицы 13 присутствуют единичные сигналы д29, д22. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого шестого регистра 30 в третий регистр 17.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 25, и тогда по сигналу Ф1 происходит переход в состояние 25.

Состояние 30: "Удаление из очереди. Конец удаления"
На выходах матрицы 13 присутствует единичный сигнал д27. Это обеспечивает сброс содержимого второго триггера 6.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и нулевые сигналы y1,y6, поэтому по сигналу Ф1 происходит переход в состояние 0.

Состояние 31: "Листание вперед. Чтение следующей директивы"
На выходах матрицы 13 присутствуют единичные сигналы д23, д7, д8. Это обеспечивает запись по переднему фронту сигнала Ф2 в пятый регистр 28 содержимого ячейки блока 27, адресом которой является код директивы, хранимый в десятом регистре 41.

На выходах матрицы 11 присутствуют сигналы y7=1, y8=0, поэтому по сигналу Ф1 происходит переход в состояние 32.

Состояние 32: "Листание вперед. Установка следующей директивы".

На выходах матрицы 13 присутствуют единичные сигналы д9, д4. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого пятого регистра 28 в первый регистр 3.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 33.

Состояние 33: "Листание вперед. Коррекция отображаемой директивы"
На выходах матрицы 13 присутствуют единичные сигналы д30, д25. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого первого регистра 3 в десятый регистр 41.

На выходах матрицы 11 присутствуют
сигналы y7=1; y8=0, если х9=1, и тогда по сигналу Ф1 происходит переход в состояние 34;
сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 38, если х9=0, и тогда по сигналу Ф1 происходит переход в состояние 36.

Состояние 34: "Листание вперед. Установка единичного порядкового номера директивы"
На выходах матрицы 13 отсутствуют единичные сигналы, поэтому в работе устройства (см.фиг.1) никаких изменений не происходит.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 35.

Состояние 35: "Листание вперед. Выдача на отображение. Конец листания"
На выходах матрицы 13 присутствуют единичные сигналы д26, д34. Это обеспечивает запись во внутренний регистр устройства для отображения информации 4 содержимого десятого регистра 41, а также сброс содержимого третьего триггера 50.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и нулевые сигналы y1,y6, поэтому по сигналу Ф1 происходит переход в состояние 0.

Состояние 36: "Листание вперед. Коррекция порядкового номера отображаемой директивы"
На выходах матрицы 13 отсутствуют единичные сигналы, поэтому в работе устройства (см.фиг.1) никаких изменений не происходит.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 35, и тогда по сигналу Ф1 происходит переход в состояние 35.

Состояние 37: "Листание назад. Чтение предыдущей директивы"
На выходах матрицы 13 присутствуют единичные сигналы д23, д10, д11.

Это обеспечивает запись по переднему фронту сигнала Ф2 в шестой регистр 30 содержимого ячейки блока 29, адресом которой является код директивы, хранимый в десятом регистре 41.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 38.

Состояние 38: "Листание назад. Коррекция отображаемой директивы".

На выходах матрицы 13 присутствуют единичные сигналы д35, д25. Это обеспечивает запись по переднему фронту сигнала Ф2 в десятый регистр 41 содержимого шестого регистра 30.

На выходах матрицы 11 присутствуют
сигналы y7=1; y8=0, если х6=1, и тогда по сигналу Ф1 происходит переход в состояние 39;
сигналы y7=1; y8=0 и сигналы y1,y6 со значениями, соответствующими коду состояния 41, если х6=0, и тогда по сигналу Ф1 происходит переход в состояние 41.

Состояние 39: "Листание назад. Установка максимального порядкового номера отображаемой директивы"
Данное состояние аналогично состоянию 34 с той разницей, что по сигналу Ф1 происходит переход в состояние 40.

Состояние 40: "Листание назад. Выдача на отображение. Конец листания"
Работа устройства в данном состоянии аналогична работе в состоянии 35 с той разницей, что сбрасывается содержимое не третьего, а четвертого триггера 51.

По сигналу Ф1 происходит переход в состояние 0.

Состояние 41: "Листание назад. Коррекция порядкового номера отображаемой директивы"
Данное состояние аналогично состоянию 36 с той разницей, что по сигналу Ф1 происходит переход в состояние 40.

Состояние 42: "Отображение новой директивы. Коррекция отображаемой директивы"
На выходах матрицы 13 присутствуют единичные сигналы д37, д25. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого девятого регистра 39 в десятый регистр 41.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 43.

Состояние 43: "Отображение новой директивы. Выдача на отображение. Завершение".

Работа устройства аналогична работе в состояниях 35 и 40, с той разницей, что сбрасывается содержимое пятого триггера 52.

По сигналу Ф1 происходит переход в состояние 0.

Состояние 44: "Поиск директивы. Установка НАЧАЛА для перебора очереди"
На выходах матрицы 13 присутствуют единичные сигналы д3, д4. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого четвертого регистра 20 в первый регистр 3.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 45.

Состояние 45: "Поиск директивы. Ожидание кода требуемой директивы"
На выходах матрицы 13 отсутствуют единичные сигналы, поэтому в работе устройства (см.фиг.1) никаких изменений не происходит.

На выходах матрицы 11 присутствуют
сигналы y7=1; y8=0, если х6=х14=0, и тогда по сигналу Ф1 происходит переход в состояние 46;
сигналы y7=0; y8=1 и сигналы y1,y6 cо значениями, соответствующими коду состояния 48, если х6=1, х14=0, и тогда по сигналу Ф1 происходит переход в состояние 48;
сигналы y7=0; y8=1 и сигналы y1,y6 cо значениями, соответствующими коду состояния 50, если х14=1, и тогда по сигналу Ф1 происходит переход в состояние 50.

Состояние 46: "Поиск директивы. Чтение следующей директивы"
На выходах матрицы 13 присутствуют единичные сигналы д5, д7, д8. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого первого регистра 3 в пятый регистр 28.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 47.

Состояние 47: "Поиск директивы. Установка СЛЕДУЮЩЕГО ДЛЯ перебора очереди"
На выходах матрицы 13 присутствуют единичные сигналы д9, д.4. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого пятого регистра 28 в первый регистр 3.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и сигналы y1,y6 со значениями, соответствующими коду состояния 45, и тогда по сигналу Ф1 происходит переход в состояние 45.

Состояние 48: "Поиск директивы. Выдача на индикацию"
На выходах матрицы 13 присутствует единичный сигнал д41. Это обеспечивает установку восьмого триггера 66 и загорание второго индикатора 67, а через некоторый промежуток времени, определяемый вторым элементом задержки 64, сброс триггера 66 и гашения индикатора 67.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 49.

Состояние 49: "Поиск директивы. Конец поиска"
На выходах матрицы 13 присутствует единичный сигнал д49. Это обеспечивает сброс содержимого шестого триггера 59.

На выходах матрицы 11 присутствуют сигналы y7=0; y8=1 и нулевые сигналы y1,y6, поэтому по сигналу Ф1 происходит переход в состояние 0.

Состояние 50: "Поиск директивы. Коррекция отображаемой директивы"
На выходах матрицы 13 присутствуют единичные сигналы д30, д25. Это обеспечивает запись по переднему фронту сигнала Ф2 содержимого первого регистра 3 в десятый регистр 41.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0, поэтому по сигналу Ф1 происходит переход в состояние 51.

Состояние 51: "Поиск директивы. Выдача на отображение"
На выходах матрицы 13 присутствуют единичные сигналы д26, д40. Это обеспечивает запись во внутренний регистр 4 устройства для отображения информации содержимого десятого регистра 41, а также установку седьмого триггера 62 и загорание первого индикатора 63 и через некоторый промежуток времени, определяемый первым элементом задержки 60, сброс содержимого триггера 62 и гашение индикатора 63.

На выходах матрицы 11 присутствуют сигналы y7=1; y8=0 и сигналы y1,y6 со значениями, соответствующими коду состояния 49, и тогда по сигналу Ф1 происходит переход в состояние 49.

Изобретение относится к средствам контроля, управления и сигнализации сложных технических систем, в частности летательных аппаратов, и может быть использовано для повышения качества, надежности и безопасности их функционирования. Цель изобретения - расширение функциональных возможностей устройства за счет введения возможности поиска сообщения в очереди по специальной директиве оператора. В устройство для выдачи сообщений, содержащее восемь коммутаторов, десять регистров, блок для отображения информации, пять триггеров, восемь элементов ИЛИ, тактовый генератор, две логические матрицы, счетчик, шесть компараторов, блок постоянной памяти, два блока оперативной памяти, три клавишных элемента, три одновибратора, два элемента И, дополнительно введены задатчик кода, элемент И, одновибратор, компаратор, регистр, три элемента ИЛИ, три триггера, два элемента задержки, два индикатора. 3 ил.

УСТРОЙСТВО ДЛЯ ВЫДАЧИ СООБЩЕНИЙ, содержащее первый и второй коммутаторы, первый регистр, обнуляющий вход которого подключен к входу "Сброс" устройства, а выходы соединены с информационными входами первой группы первого коммутатора, блок для отображения информации, первый триггер, установочный вход которого соединен с управляющим входом устройства, второй триггер, первый элемент ИЛИ, первый вход которого соединен с входом "Сброс" устройства, а второй вход с управляющим входом устройства, второй и третий элементы ИЛИ, первый и второй входы которых соединены с входом "Сброс" устройства, тактовый генератор, вход которого соединен с выходом первого элемента ИЛИ, а первый синхровыход с синхровходом первого регистра, первая логическая матрица, первый и второй входы первой группы которой соединены с выходами первого и второго триггеров соответственно, первый счетчик, входы данных которого соединены с первого по шестой выходами первой логической матрицы, суммирующий вход первого счетчика соединен с седьмым выходом первой логической матрицы, установочный вход первого счетчика подключен к восьмому выходу первой логической матрицы, синхровход первого счетчика с вторым синхровыходом тактового генератора, обнуляющий вход первого счетчика подключен к входу "Сброс" устройства, выходы первого счетчика соединены с входами второй группы первой логической матрицы, вторую логическую матрицу, входы которой соединены с выходами первого счетчика, а пятый, первый, семнадцатый, двадцать третий, пятнадцатый, шестнадцатый, двадцать шестой, четвертый, тридцать первый и тридцать второй выходы второй логической матрицы соединены соответственно с первым четвертым управляющими входами первого коммутатора, первым и вторым управляющими входами второго коммутатора, управляющим входом блока для отображения информации, входом записи первого регистра, первым входом второго элемента ИЛИ, вторым входом третьего элемента ИЛИ, четвертый элемент ИЛИ, первый вход которого соединен с входом "Сброс" устройства, второй вход с двадцать седьмым выходом второй логической матрицы, а выход со сбрасывающим входом первого триггера, второй регистр, обнуляющий вход которого подключен к входу "Сброс" устройства, а выходы соединены с информационными входами вторых групп первого и второго коммутаторов, третий коммутатор, информационные входы первой группы которого подключены к выходам второго регистра, а первый и второй управляющие входы соединены соответственно с двенадцатым и четырнадцатым выходами второй логической матрицы, третий регистр, синхровход которого соединен с первым синхровыходом тактового генератора, вход записи третьего регистра подключен к двадцать второму выходу второй логической матрицы, а обнуляющий вход к выходу третьего элемента ИЛИ, первый компаратор, входы первой группы которого соединены с выходами первого регистра, входы второй группы с выходами третьего регистра, а выход подключен к шестому входу первой группы входов первой логической матрицы, второй компаратор, входы первой группы которого соединены с выходами второго регистра, входы второй группы с выходами третьего регистра, а выход подключен к пятому входу первой группы входов первой логической матрицы, четвертый регистр, синхровход которого соединен с первым синхровыходом тактового генератора, вход записи подключен к двадцатому выходу второй логической матрицы, а обнуляющий вход к выходу второго элемента ИЛИ, четвертый коммутатор, информационные входы первой группы которого соединены с выходами четвертого регистра, первый и второй управляющие входы четвертого коммутатора соответственно с третьим и девятым выходами второй логической матрицы, а выходы с информационными входами первого регистра, пятый коммутатор, информационные входы первой группы которого соединены с выходами второго регистра, первый и второй управляющие входы пятого коммутатора соединены соответственно с девятнадцатым и двадцать восьмым выходами второй логической матрицы, а выходы с информационными входами четвертого регистра, шестой коммутатор, информационные входы первой группы которого соединены с выходами второго регистра, первый и второй управляющие входы шестого коммутатора соответственно с двадцать первым и двадцать девятым выходами второй логической матрицы, а выходы с информационными входами третьего регистра, третий компаратор, входы первой группы которого соединены с выходами первого регистра, входы второй группы с выходами четвертого регистра, а выход подключен к девятому входу первой группы входов первой логической матрицы, четвертый компаратор, входы первой группы которого соединены с выходами второго регистра, входы второй группы с выходами четвертого регистра, а выход подключен к четвертому входу первой группы входов первой логической матрицы, пятый элемент ИЛИ, входы которого соединены с выходами четвертого регистра, а выход подключен к третьему входу первой группы входов первой логической матрицы, первый блок оперативной памяти, адресные входы которого соединены с выходами первого коммутатора, входы данных подключены к выходам второго коммутатора, синхровход первого блока оперативной памяти соединен с первым синхровыходом тактового генератора, а входы чтения и записи соединены соответственно с седьмым и шестнадцатым выходами второй логической матрицы, пятый регистр, входы данных которого соединены с выходами первого блока оперативной памяти, синхровход с первым синхровыходом тактового генератора, обнуляющий вход подключен к входу "Сброс" устройства, вход записи с восьмым выходом второй логической матрицы, а выходы подключены к информационным входам первой группы второго коммутатора и к информационным входам вторых групп четвертого и пятого коммутаторов, второй блок оперативной памяти, адресные входы которого соединены с выходами первого коммутатора, входы данных с выходами третьего коммутатора, синхровход с первым синхровыходом тактового генератора, а входы чтения и записи соответственно с десятым и тринадцатым выходами второй логической матрицы, шестой регистр, входы данных которого соединены с выходами второго блока оперативной памяти, синхровход с первым синхровыходом тактового генератора, обнуляющий вход с входом "Сброс" устройства, вход записи с одиннадцатым выходом второй логической матрицы, а выходы подключены к информационным входам вторых групп третьего и шестого коммутаторов и к информационным входам третьей группы первого коммутатора, блок постоянной памяти, информационные входы которого соединены с выходами первого коммутатора, седьмой регистр, входы данных которого соединены с выходами блока постоянной памяти, синхровход с первым синхровыходом тактового генератора, обнуляющий вход с входом "Сброс" устройства, а вход записи с вторым выходом второй логической матрицы, восьмой регистр, входы данных которого соединены с выходами блока постоянной памяти, синхровход с первым синхровыходом тактового генератора, обнуляющий вход с входом "Сброс" устройства, а вход записи с шестым выходом второй логической матрицы, пятый компаратор, входы первой и второй групп которого соединены с выходами седьмого и восьмого регистров соответственно, шестой и седьмой элементы ИЛИ, входы которых соединены с выходами седьмого и восьмого регистров соответственно, первый элемент И, первый вход которого соединен с выходом шестого элемента ИЛИ, второй вход с выходом пятого компаратора, третий вход с выходом седьмого элемента ИЛИ, а выход подключен к восьмому входу первой группы входов первой логической матрицы, второй элемент И, первый вход которого соединен с управляющим входом устройства, а второй вход с первым информационным входом устройства, девятый регистр, входы данных которого являются остальными информационными входами устройства, вход записи соединен с выходом второго элемента И, а обнуляющий вход с входом "Сброс" устройства, седьмой коммутатор, информационные входы первой четвертой групп которого соединены с выходами первого, второго, шестого и девятого регистров соответственно, а первый четвертый управляющие входы подключены соответственно к тридцатому, двадцать четвертому, тридцать пятому и тридцать седьмому выходам второй логической матрицы, восьмой элемент ИЛИ, первый вход которого соединен с входом "Сброс" устройства, второй вход с тридцать третьим выходом второй логической матрицы, десятый регистр, входы данных которого соединены с выходами седьмого коммутатора, синхровход с первым синхровыходом тактового генератора, вход записи подключен к двадцать пятому выходу второй логической матрицы, обнуляющий вход к выходу восьмого элемента ИЛИ, а выходы соединены с информационными входами устройства для отображения информации и с информационными входами четвертой группы первого коммутатора, шестой компаратор, входы первой и второй групп которого соединены с выходами второго и десятого регистров соответственно, а выход подключен к седьмому входу первой группы входов первой логической матрицы, первый, второй и третий клавишные элементы, первый, второй и третий одновибраторы, третий триггер, установочный вход которого через первый одновибратор соединен с выходом первого клавишного элемента, сбрасывающий вход третьего триггера подключен к тридцать четвертому выходу второй логической матрицы, а выход соединен с десятым входом первой группы входов первой логической матрицы, четвертый триггер, установочный вход которого через второй одновибратор соединен с выходом второго клавишного элемента, сбрасывающий вход подключен к тридцать шестому выходу второй логической матрицы, а выход соединен с одиннадцатым входом первой группы входов первой логической матрицы, пятый триггер, установочный вход которого через третий одновибратор соединен с выходом третьего клавишного элемента, сбрасывающий вход подключен к тридцать восьмому выходу второй логической матрицы, а выход соединен с двенадцатым входом первой группы входов первой логической матрицы, отличающееся тем, что оно дополнительно содержит задатчик кода, третий элемент И, первый вход которого соединен с выходом формирователя кода директивы четвертый одновибратор, одиннадцатый регистр, входы данных которого соединены с выходами задатчика кода, обнулящий вход одиннацатого регистра подключен к входу "Сброс" устройства, а вход записи через четвертый одновибратор соединен с выходом третьего элемента И, седьмой компаратор, входы первой группы которого подключены к выходам первого регистра, входы второй группы к выходам одиннадцатого регистра, а выход соединен с четырнадцатым входом первой группы входов первой логической матрицы, девятый элемент ИЛИ, первый вход которого соединен с тридцать девятым выходом второй логической матрицы, а второй вход - с входом "Сброс" устройства, шестой триггер, установочный вход которого через четвертый одновибратор подключен к выходу третьего элемента И, сбрасывающий вход к выходу девятого элемента ИЛИ, прямой выход к тринадцатому входу первой группы входов первой логической матрицы, а инверсный выход к второму входу третьего элемента И, первый элемент задержки, десятый элемент ИЛИ, первый вход которого через первый элемент задержки соединен с сороковым выходом второй логической матрицы, а второй вход подключен к входу "Сброс" устройства, седьмой триггер, установочный вход которого соединен с сороковым выходом второй логической матрицы, а обнуляющий вход подключен к выходу десятого элемента ИЛИ, первый индикатор, вход которого соединен с выходом седьмого триггера, второй элемент задержки, одиннадцатый элемент ИЛИ, первый вход которого через второй элемент задержки соединен с сорок первым выходом второй логической матрицы, а второй вход подключен к входу "Сброс" устройства, восьмой триггер, установочный вход которого соединен с сорок первым выходом второй логической матрицы, а обнуляющий вход подключен к выходу одиннадцатого элемента ИЛИ, второй индикатор, вход которого соединен с выходом восьмого триггера.