УСТРОЙСТВО КОДИРОВАНИЯ ЦИФРОВОЙ ИНФОРМАЦИИ Российский патент 1997 года по МПК H04L9/00 

Изобретение относится к вычислительной технике и технике связи.

Известно устройство кодирования цифровой информации, содержащее блок подстановки; первый и второй блоки памяти, первый и второй мультиплексоры, первый и второй сумматоры, первый и второй регистры сдвига [1]
Недостатком известного устройства является его сложность за счет использования разрядных блоков памяти регистрового типа.

Наиболее близким техническим решением является устройство кодирования цифровой информации, содержащее первый и второй, и третий блоки памяти, блок кодирования и первый мультиплексор.

Недостатком известного устройства является его сложность.

Технический результат упрощение устройства и увеличение пропускной способности цифровой информации.

На фиг. 1 представлена структурная электрическая схема устройства кодирования цифровой информации; на фиг.2 вариант выполнения блока кодирования.

Устройство кодирования цифровой информации содержит первый и второй демультиплексоры 1, 2, первый, второй и третий блоки 3, 4, 5 памяти, первый и второй мультиплексоры 6, 7, блок 8 кодирования, блок 8 кодирования содержит первый и второй сумматоры 9, 10, первый и второй регистры 11, 12, блок 13 подстановки.

Устройство кодирования цифровой информации работает следующим образом. Входная информация через демультиплексор 1 по восьмиразрядной шине записывается в первый блок 3 памяти. Когда первый блок 3 памяти будет полностью заполнено, входная информация через первый демультиплексор 1 будет записываться во второй блок 4 памяти. При этом начинается процесс кодирования информации, записанной в первый блок 3 памяти по цепи: первый блок 3 памяти, второй мультиплексор 7, блок 8 кодирования, второй демультиплексор 2, первый блок 3 памяти. Когда будет полностью заполнен второй блок 4 памяти, входная информация через первый демультиплексор 1 будет записываться в третий блок 5 памяти.

Когда закончится процесс кодирования информации, содержащейся в первом блоке 3 памяти, тогда начнется процесс кодирования информации, записанной во втором блоке 4 памяти по цепи: второй блок 4 памяти, второй мультиплексор 7, блок 8 кодирования, второй демультиплексор 2, второй блок 4 памяти.

Когда закончится процесс кодирования информации, содержащейся во втором блоке 4 памяти, тогда начнется процесс кодирования информации, записанной в третий блок 5 памяти по цепи: третий блок 5 памяти мультиплексор 7, блок 8 кодирования, второй демультиплексор 2, третий блок 5 памяти.

По окончании кодирования информации, записанной в первый блок 3 памяти, кодированная информация может считываться из него по восьмиразрядной шине через первый мультиплексор 6.

По окончании кодирования информации, записанной во втором блоке 4 памяти, кодированная информация может считываться из него по восьмиразрядной шине через первый мультиплексор 6.

По окончании кодирования информации, записанной в третьем блоке 5 памяти, кодированная информация может считыватьcя из него по восьмиразрядной шине через первый мультиплексор 6.

Из описания работы устройства видно, что эквивалентный объем входного и выходного буферных блоков памяти равен утроенной величине каждого блока памяти.

Кроме того, в качестве блоков памяти могут использоваться 8-ми разрядные оперативные запоминающие устройства (ОЗУ), которые значительно проще и дешевле 64-х разрядных блоков памяти регистрового типа. В данном случае, ОЗУ могут иметь объем значительно больше 64 бит практически без усложнения устройства, что позволяет резко увеличить эквивалентный объем буферных блоков памяти устройства.

Блок кодирования работает следующим образом. Каждый байт информации, проходящей через блок 8 кодирования, подвергается трем последовательным операциям кодирования: суммирования с содержимым первого регистра 11, подстановки и суммирования с содержимым второго регистра 12.

Блок подстановки, входящий в блок кодирования, может быть выполнен как ОЗУ или ПЗУ (постоянное запоминающее устройство) в которое записана ключевая подстановка.

Изобретение относится к вычислительной технике и технике связи. Сущность изобретения - упрощение устройства и увеличение пропускной способности цифровой информации. Устройство содержит первый и второй демультиплексоры 1, 2, первый, второй и третий 3, 4, 5 блоки памяти, первый и второй мультиплексоры 6, 7, блок 8 кодирования. 2 ил.

Устройство кодирования цифровой информации, содержащее первый, второй и третий блоки памяти, первый мультиплексор и блок кодирования, отличающееся тем, что введены второй мультиплексор, первый и второй демультиплексоры, при этом вход первого демультиплексора является входом устройства, а первые выходы первого и второго демультиплексоров через первый блок памяти подключены к первым входам первого и второго мультиплексоров, к вторым входам которых через второй блок памяти подключены вторые выходы первого и второго демультиплексоров, третьи выходы которых через третий блок памяти подключены к третьим входам первого и второго мультиплексоров, причем выход первого мультиплексора является выходом устройства, а выход второго мультиплексора подключен к входу блока кодирования, выход которого подключен к входу второго демультиплексора.