ТРИГГЕРНОЕ УСТРОЙСТВО Российский патент 2003 года по МПК H03K3/286 

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления.

Известно триггерное устройство (см. патент РФ 2053593 от 06.12.90, МКИ: Н 03 К 3/037, "Триггерное устройство", Г.И. Шишкин, опубл. 27.01.96, Бюл. 3), содержащее RS-триггер, входы установки и сброса которого соединены с выходами соответственно первого и второго элементов И-НЕ, первые входы которых соединены с входом устройства, а второй вход первого элемента И-НЕ соединен с выходом первой интегрирующей RC-цепи. Первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входом устройства, вторые входы - соответственно с инверсным и прямым выходами триггера, а выходы - с входами соответственно первой и второй интегрирующих RC-цепей. Выход второй интегрирующей RC-цепи соединен со вторым входом второго элемента И-НЕ.

Недостатком триггерного устройства являются низкая устойчивость к воздействию кратковременных перерывов питания вследствие быстрого разряда конденсаторов обеих интегрирующих RC-цепей через входные защитные диоды логических элементов (см. Е.А. Зельдин Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. - Л.: Энергоатомиздат. Ленингр. отделение, 1986, стр. 65, рис. 6-4), а также низкая устойчивость к воздействию помех по входу устройства, допустимая длительность которых

где R_н - сопротивление последовательной RC-цепи, С - емкость конденсатора последовательной RC-цепи, Е - напряжение питания, U_max и U_min - соответственно максимальное и минимальное напряжения порога срабатывания КМОП логических элементов.

Известно триггерное устройство (см. авторское свидетельство СССР 1151179 от 20.05.83, МКИ: Н 03 К 3/286, "Триггерное устройство (второй вариант)", Г.И. Шишкин, опубл. 10.09.97, Бюл. 25), являющееся прототипом и содержащее триггер, первую и вторую последовательные RC-цепи, первый и второй резисторы, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ-НЕ, выходы которых подключены соответственно к входам установки и обнуления триггера, первые входы подключены к входу устройства, а вторые соединены с выходами соответственно первой и второй RC-цепей. Первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первыми входами элементов ИЛИ-НЕ, вторые входы подключены соответственно к прямому и инверсному выходам триггера, а выходы соединены с входами соответственно первой и второй RC-цепей и соответственно через первый и второй резисторы подключены к соответствующим вторым входам второго и первого элементов ИЛИ-НЕ.

В прототипе исключен быстрый разряд конденсаторов RC-цепей при перерывах питания, а допустимая длительность помех по входу tⁿ _доп=2•t^a _доп при равенстве сопротивлений резисторов RC-цепей и равенстве сопротивлений первого и второго резисторов значению R_н.

Недостатком прототипа является низкая устойчивость к воздействию перерывов питания. Причина низкой устойчивости к перерывам питания заключается в том, что первый и второй резисторы, являющиеся элементами положительной обратной связи, образуют две паразитные триггерные структуры. При этом уровни логического нуля, сохраняющиеся в течение определенного времени после окончания перерыва питания на выходах RC-цепей вследствие наличия входных емкостей элементов ИЛИ-НЕ, вызывают установку триггера в запрещенное состояние, когда на обоих его выходах присутствуют уровни логического нуля, подтверждающие состояние элементов ИЛИ-НЕ. Для восстановления состояния триггера необходимо, чтобы напряжение на выходе RC-цепи, формирующей сигнал логической единицы, было больше напряжения порога срабатывания элемента ИЛИ-НЕ. При этом допустимая длительность перерыва питания

Задачей, на решение которой направлено заявляемое изобретение, является создание триггерного устройства, обладающего повышенной устойчивостью к воздействию перерывов питания.

Технический результат, заключающийся в повышении устойчивости к воздействию перерывов питания, достигается тем, что в триггерное устройство, содержащее триггер, первую и вторую последовательные RC-цепи, первый и второй резисторы, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ-НЕ, выходы которых подключены соответственно к S- и R-входам триггера, первые входы подключены к входу устройства, а вторые входы соединены с выходами соответственно первой и второй RC-цепей, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первыми входами элементов ИЛИ-НЕ, вторые входы подключены соответственно к прямому и инверсному выходам триггера, а выходы соединены с входами соответственно первой и второй RC-цепей, первые выводы первого и второго резисторов подключены к соответствующим вторым входам соответственно второго и первого элементов ИЛИ-НЕ, введены первый и второй инверторы, входы которых соединены с выходами соответственно первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы - со вторыми выводами соответственно второго и первого резисторов.

Указанная совокупность признаков позволяет повысить устойчивость триггерного устройства к воздействию перерывов питания путем исключения возможности установки триггера в запрещенное состояние за счет исключения паразитных триггерных структур.

На чертеже приведена принципиальная электрическая схема триггерного устройства.

Триггерное устройство содержит RS-триггер 1, первый 2 и второй 3 элементы ИЛИ-НЕ, первый 4 и второй 5 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 6 и второй 7 инверторы, первую 8 и вторую 9 последовательные RC-цепи, первый 10 и второй 11 резисторы. Выходы элементов 2 и 3 ИЛИ-НЕ соединены соответственно с S- и R-входами триггера 1. Инверсный и прямой выходы RS-триггера 1 соединены с первыми входами элементов 5 и 4 ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно. Вторые входы элементов 4 и 5 ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входом 12 устройства. Выходы элементов 4 и 5 ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами инверторов 6 и 7 соответственно и входами последовательных RC-цепей 8 и 9 соответственно. Выходы инверторов 6 и 7 соединены с вторыми выводами резисторов 11 и 10 соответственно. Первый вывод резистора 10 и выход последовательной RC-цепи 9 соединены между собой и с первым входом элемента 3 ИЛИ-НЕ. Первый вывод резистора 11 и выход последовательной RC-цепи 8 соединены между собой и с первым входом элемента 3 ИЛИ-НЕ. Вторые входы логических элементов 2 и 3 ИЛИ-НЕ соединены с входом 12 устройства. Сопротивления резисторов 10 и 11 и сопротивления резисторов RC-цепей 8 и 9 равны величине R_н.

Все логические элементы триггерного устройства могут быть выполнены на микросхемах серии 1564.

Триггерное устройство работает следующим образом.

В режиме хранения информации на входе 12 устройства присутствует уровень логического нуля. Допустим, что триггер 1 находится в состоянии логического нуля. При этом элемент 4 ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор 7 и элемент 2 ИЛИ-НЕ находятся в состоянии логического нуля, а элемент 5 ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор 6 и элемент 3 ИЛИ-НЕ - в состоянии логической единицы.

Для переключения триггерного устройства на вход 12 подается уровень логической единицы. При этом элемент 3 ИЛИ-НЕ переключается в состояние логического нуля. Уровень логического нуля на выходе элемента 2 ИЛИ-НЕ сохраняется. Триггер 1 остается в состоянии логического нуля. Элемент 4 ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертор 7 переключаются в состояние логической единицы, а элемент 5 ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертор 6 - в состояние логического нуля.

В момент поступления счетного сигнала уровни напряжения на выходах последовательных RC-цепей 8 и 9 не изменяются вследствие равенства сопротивлений их резисторов сопротивлениям резисторов 11 и 10 соответственно. Затем начинается перезаряд конденсаторов RC-цепей 8 и 9 через резисторы 11 и 10 соответственно. При этом напряжение на выходе RC-цепи 8 уменьшается, а напряжение на выходе RC-цепи 9 увеличивается. После перезаряда конденсаторов напряжение на выходе RC-цепи 8 устанавливается равным логическому нулю, а напряжение на выходе RC-цепи 9 - равным напряжению питания.

После перезаряда конденсаторов RC-цепей 8 и 9 на вход 12 устройства подается уровень логического нуля, вызывающий переключение элементов 4 и 5 ИСКЛЮЧАЮЩЕЕ ИЛИ и инверторов 6 и 7 в исходное состояние. Однако уровень напряжения на выходах RC-целей 8 и 9 при этом не изменяется. Уровень логического нуля с выхода RC-цепи 8 вызывает переключение элемента 2 ИЛИ-НЕ и, следовательно, триггера 1 в состояние логической единицы, что вызывает переключение элемента 4 ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертора 7 в состояние логической единицы, а элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертора 6 в состояние логического нуля. Напряжения на выходах RC-цепей 8 и 9 при этом не изменяются. Процесс переключения триггерного устройства в состояние логической единицы закончился.

Переключение триггерного устройства в состояние логического нуля происходит аналогичным образом.

При воздействии перерыва питания на триггерное устройство, находящееся в состоянии логической единицы, происходит разряд конденсаторов последовательных RC-цепей 8 и 9 с постоянной времени R_н•C, в результате которого за время перерыва длительностью t_n напряжение U_c на конденсаторах снижается с величины Е до величины

Допустим, что в момент восстановления питания триггер 1 установился в состояние логического нуля. При этом элемент 4 ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертор 7 находятся в состоянии логического нуля, а элемент 5 ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертор 6 находятся в состоянии логической единицы. Для восстановления состояния триггера 1 необходимо, чтобы напряжение на выходе RC-цепи 8, формирующей сигнал логического нуля, было меньше напряжения порога срабатывания элемента 2 ИЛИ-НЕ, а напряжение на выходе RC-цепи 9, формирующей сигнал логической единицы, было больше напряжения порога срабатывания элемента 3 ИЛИ-НЕ. При этом напряжение U₈ на конденсаторе RC-цепи 8 должно быть больше величины U₈=E-2•U_min2, где U_min2 - минимальное напряжение порога срабатывания элемента 2 ИЛИ-НЕ, а напряжение U₉ на конденсаторе RC-цепи 9 должно быть больше величины U₉=2•U_max3-Е, где U_max3^- максимальное напряжение порога срабатывания элемента 3 ИЛИ-НЕ. Допустимая длительность t_доn перерыва питания определяется наибольшей из указанных величин:

Поскольку для КМОП логических элементов U_max=0.7•E, a U_min=0.3•Е (см. Е. А. Зельдин "Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. " - Л.: Энергоатомиздат. Ленингр. отделение, 1986, стр.76, рис. 6-14), то в заявляемом устройстве допустимая длительность перерыва питания t_доn=0.92•R_н•С. В прототипе допустимая длительность перерыва питания

и может быть отличной от нуля только при 2•U_max<E. Следовательно, порог срабатывания логических элементов должен быть меньше величины 0.5•Е, что требует использования низкопороговых элементов. Но даже при U_mах=0.3•E допустимая длительность перерыва питания прототипа t_доn=0.51•R_н•С меньше, чем в заявляемом устройстве в 1.8 раза.

Изготовлен лабораторный макет триггерного устройства, испытания которого подтвердили осуществимость и практическую ценность заявляемого устройства.

Изобретение относится к импульсной технике. Технический результат заключается в повышении устойчивости к воздействию перерывов питания. Триггерное устройство содержит триггер (1), последовательные RC-цепи (8, 9), резисторы (10, 11), элементы ИСКЛЮЧАЮЩЕЕ ИЛИ (4, 5), элементы ИЛИ-НЕ (2, 3), инверторы (6, 7). 1 ил.

Триггерное устройство, содержащее триггер, первую и вторую последовательные RC-цепи, первый и второй резисторы, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ-НЕ, выходы которых подключены соответственно к S- и R-входам триггера, первые входы подключены к входу устройства, а вторые входы соединены с выходами соответственно первой и второй RC-цепей, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ - с первыми входами элементов ИЛИ-НЕ, вторые входы подключены соответственно к прямому и инверсному выходам триггера, а выходы соединены с входами соответственно первой и второй RC-цепей, первые выводы первого и второго резисторов подключены к соответствующим вторым входам соответственно второго и первого элементов ИЛИ-НЕ, отличающееся тем, что введены первый и второй инверторы, входы которых соединены с выходами соответственно первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы со вторыми выводами соответственно второго и первого резисторов.