РЕЛЕ СОПРОТИВЛЕНИЯ Российский патент 1999 года по МПК H02H3/40 

Изобретение относится к релейной защиты и может применяться, в частности, для контроля величины сопротивления в дистанционной защите линий электропередач.

Известно реле сопротивления 1, имеющее характеристики срабатывания в комплексной плоскости в виде окружности, а также вследствие конструктивных особенностей, имеющее низкие параметры по быстродействию, точности и помехозащищенности.

Предлагаемое изобретение позволяет осуществить контроль за величиной сопротивления линии электропередач за полупериод промышленной частоты с характеристикой срабатывания в комплексной плоскости в виде окружности, эллипса, дуг и т.п. на основе сравнения фазного угла между напряжением и током данной линии с двоичным сигналом, поступающим с микроЭВМ.

Это достигается тем, что в реле дополнительно введены четыре усилителя напряжения, шесть дифференциальных усилителей, два дифференциальных усилителя-фазовращателя, восемь компараторов, шесть ключей, два элемента 2И, генератор импульсов, два формирователя управляющих импульсов, два элемента задержки, два двоичных счетчика, два регистра памяти, два цифровых компаратора, элемент 2ИЛИ, причем выход преобразователя напряжения связан со входами первого усилителя напряжения, первого дифференциального усилителя, третьего усилителя напряжения, третьего дифференциального усилителя, выход преобразователя связан со входами второго усилителя напряжения, второго дифференциального усилителя, четвертого усилителя напряжения, четвертого дефференциального усилителя, выходы первого и второго усилителей напряжения, первого и второго дифференциальных усилителей связаны со выходами первого сумматора, выходы третьего и четвертого усилителей напряжения, третьего и четвертого дифференциальных усилителей связаны со входами второго сумматора, выход первого сумматора связан со входами пятого дифференциального усилителя, первого дифференциального усилителя-фазовращателя, а также с первыми входами первых четырех компараторов, выход второго сумматора связан со входами шестого дифференциального усилителя, второго дифференциального усилителя-фазовращателя, а также с первыми входами пятого - восьмого компаратора, выход пятого дифференциального усилителя связан со вторыми входами первого и второго компаратора, выход первого дифференциального усилителя-фазовращателя связан со вторыми входами третьего и четвертого компараторов, выход шестого дифференциального усилителя связан со вторыми входами пятого и седьмого компараторов, выход второго дифференциального усилителя-фазовращателя связан со вторыми входами шестого и восьмого компараторов, выход первого компаратора связан с разрешающим входом первого ключа, выход третьего компаратора связан с запрещающим входом первого ключа, выход второго компаратора связан с разрешающим входом второго ключа, выход четвертого компаратор связан с запрещающим входом второго ключа, выход пятого компаратора связан с разрешающим входом третьего ключа, выход шестого компаратора связан с запрещающим входом третьего ключа, выход седьмого компаратора связан с разрешающим входом четвертого ключа, выход восьмого компаратора связан с запрещающим входом четвертого ключа, выход первого ключа связан с первым входом первого элемента 2И, выход третьего ключа связан со вторым входом первого элемента 2И, выход второго ключа связан с первым входом второго элемента 2И, выход четвертого ключа связан со вторым входом второго элемента 2И, выход первого элемента 2И связан со входом первого формирователя управляющих импульсов, а также с управляющим входом пятого ключа, выход второго элемента 2И связан со входом второго формирователя управляющих импульсов, а также с управляющим входом шестого ключа, выход генератора импульсов связан с рабочими входами пятого и шестого ключей, выход пятого ключа связан с суммирующим входом C первого двоичного счетчика, выход шестого ключа связан с суммирующим входом C второго двоичного счетчика, выход первого формирователя управляющих импульсов связан со входом записи C первого регистра памяти, а также через первый элемент задержки со входом сброса R первого двоичного счетчика, выход второго формирователя управляющих импульсов связан со входом записи C второго регистра памяти, а также через второй элемент задержки со входом сброса R второго двоичного счетчика, выход первого двоичного счетчика связан с информационным входом D первого регистра памяти, выход второго двоичного счетчика связан с информационным входом D второго регистра памяти, выход первого регистра памяти связан с входом A первого цифрового компаратора, выход второго регистра памяти связан с входом A второго цифрового компаратора, входы B обоих цифровых компараторов связаны с выходами микроЭВМ, формирующей на них двоичные сигналы, выход A> первого цифрового компаратора связан с первым входом элемента 2ИЛИ, выход A> второго цифрового компаратора связан со вторым входом элемента 2ИЛИ, выход элемента 2ИЛИ, выход элемента 2ИЛИ является выходом реле.

На фиг. 1 изображена функциональная схема реле; на фиг. 2 - временная диаграмма его работы.

Реле содержит преобразователь напряжения 1, преобразователь тока 2, четыре усилителя напряжения 3, 5, 7, 9, шесть дифференциальных усилителей 4, 6, 8, 10, 13, 14, два сумматора 11, 12, два дифференциальных усилителя-фазовращателя 15, 16, восемь компараторов 17 - 24, шесть ключей 25 - 28, 32, 33, два элемента 2И (29, 30), генератор импульсов 31, два формирователя управляющих импульсов 34, 35, два элемента задержки 36, 37, два двоичных счетчика 38, 39, два регистра памяти 40, 41, два цифровых компаратора 42, 43, элемент 2ИЛИ (44).

Реле работает следующим образом.

Сигнал напряжения поступает на преобразователь напряжения 1, служащий для согласования уровней поступающего напряжения и входного напряжения реле, сигнал тока поступает на преобразователь тока 2, служащий для преобразования тока в соответствующее уровню входного напряжения напряжение реле. Напряжение с выхода преобразователя напряжения поступает на входы первого 3 и третьего 7 усилителей напряжения (УН), а также - на входы первого 4 и третьего 8 дифференциальных усилителей (ДУ), служащих для формирования предварительных составляющих сигналов E₁, E₂ (фиг. 2), напряжение с выхода преобразователя тока поступает на входы второго 5 и четвертого 9 УН, а также второго 6 и четвертого 10 ДУ, служащих также для формирования предварительных составляющих сигналов E₁, E₂ (фиг. 2).

Напряжение с выходов первого и второго УН, а также с выходов первого и второго ДУ поступает на входы первого сумматора 11, а напряжение с выходов третьего и четвертого УН, а также с выходов третьего и четвертого ДУ поступает на входы второго сумматора 12. Сумматоры 11, 12 формируют на своих выходах сигналы E₁ и E₂ (фиг. 2) соответственно.

При этом сигналы


где K₁-K₈ - коэффициенты соответственно первого УН, первого ДУ, второго УН, второго ДУ, третьего ДУ, четвертого УН, четвертого ДУ;
U - сигнал напряжения на входе первого и третьего УН;
I - сигнал тока на входе второго и четвертого УН;
- производные напряжения, формируемые первым и третьим ДУ;
- производные тока, формируемые вторым и четвертым ДУ.

Сформированный сигнал E₁ поступает на первые входы первого - четвертого компараторов 17 - 20, а также на входы пятого ДУ 13 и первого 15 дифференциального усилителя-фазовращателя (ДУФ). Пятый ДУ при этом формирует сигнал (фиг. 2) и имеет регулируемый коэффициент усиления, позволяя тем самым изменять амплитуду сигнала , поступающего с выхода пятого ДУ на вторые входы первого 17 и второго 19 компараторов, при этом первый компаратор обрабатывает положительные полуволны сигналов E₁ и , а второй компаратор, имея инверсные входы, - отрицательные полуволны сигналов E₁ и .

Первый ДУФ формирует сигнал (фиг. 2), дифференцируя сигнал E₁ и сдвигая выходной сигнал на минус 90^o относительно E₁, сигнал поступает на вторые входы третьего 18 и четвертого 20 компараторов, при этом третий компаратор обрабатывает положительные полуволны сигналов E₁ и , а четвертый, имея инверсные входы, - отрицательные полуволны сигналов E₁ и . Таким образом, формируется система синусоидальных сигналов E₁, (фиг. 2).

Аналогичным образом происходит формирование сигналов E₂, (фиг. 2), при этом используются компараторы пятый - восьмой 21 - 24, шестой ДУ 14 и второй ДУФ 16 соответственно. При этом первый компаратор, в случае превышения на его входах положительных полуволн сигнала E₁ над сигналом на своем выходе формирует управляющий импульс, поступающий на разрешающий вход первого ключа 25, второй компаратор, в случае превышения на его входах отрицательных полуволн сигнала E₁ над сигналом формирует на своем выходе управляющий импульс, поступающий на разрешающий вход второго ключа 26, третий компаратор, в случае превышения на его входах положительных полуволн сигнала над сигналом E₁, формирует на своем выходе управляющий импульс, поступающий на заппрещающий вход первого ключа, четвертый компаратор, в случае превышения на его входах отрицательных полуволн сигнала над сигналом E₁, формирует на своем выходе управляющий импульс, поступающий на запрещающий вход второго ключа.

Аналогично первому - четвертому компараторам пятый - восьмой компараторы соответственно обрабатывают сигналы E₂, . На рабочих входах первого - четвертого ключей 25 - 28 находится уровень постоянного управляющего напряжения (фиг.2, U_y), следовательно, на выходе первого ключа формируется импульс E_кл.1 (фиг. 2), длительностью равный (для положительных полуволн сигналов) от превышения E₁ над до превышения над E₁, на входе второго ключа формируется импульс E_кл2 (фиг. 2), длительностью равный (для отрицательных полуволн сигналов) от превышения E₁ над до превышения над E₁, на выходе третьего ключа формируется импульс E_кл3 (фиг. 2), длительностью равный (для положительных полуволн сигналов) от превышения E₂ над до превышения над E₂, на выходе четвертого ключа формируется импульс E_кл4 (фиг. 2), длительностью равный (для отрицательных полуволн сигналов) от превышения E₂ над до превышения над E₂. Сигналы E_кл1 и E_кл3 с выходов первого и третьего ключей соответственно поступают на входы первого элемента 2И (29), сигналы E_кл2 и E_кл4 с выходов второго и четвертого ключей поступают на входы второго элемента 2И (30).

Таким образом, на выходе первого элемента 2И формируется импульс E_&1 (фиг. 2), длительностью равный времени совпадения импульсов E_кл1 и E_кл3, на выходе второго элемента 2И формируется импульс E_&2 (фиг. 2), длительностью равный времени совпадения импульсов E_кл2 и E_кл4.

Cигнал E_&1 поступает на вход первого 34 формирователя управляющих импульсов (ФУИ), а также на управляющий вход пятого ключа 32, сигнал E_&2 поступает на вход второго ФУИ 35, а также на управляющий вход шестого ключа 33, на рабочие входы пятого и шестого ключей подаются высокочастотные импульсы от генератора импульсов 31.

Следовательно, на выходе пятого ключа будет сформирована последовательность высокочастотных импульсов, укладывающаяся во время действия импульса E_&1, а на выходе шестого ключа - последовательность высокочастотных импульсов, укладывающаяся во время действия импульса E_&2 , эти последовательности импульсов поступают на суммирующие входы C первого 38 и второго 39 двоичных счетчиков соответственно, первый ФУИ по заднему фронту импульса E_&1 формирует короткий импульс, поступающий на вход записи C первого регистра памяти 40 и через первый элемент задержки 36 на вход сброса R первого счетчика, второй ФУИ по заднему фронту импульса E_&2 формирует короткий импульс, поступающий на вход записи C второго регистра памяти 41, и через второй элемент задержки 37 на вход сброса R второго счетчика.

Таким образом, первый и второй двоичные счетчики будут производить подсчет числа высокочастотных импульсов, укладывающихся во время действия импульсов E_&1 и E_&2 соответственно. Далее первое из этих двоичных чисел поступает на информационный вход D первого регистра памяти, а второе - на информационный вход D второго регистра памяти, с выхода первого регистра памяти двоичное число (фиг. 1, E_ECH) поступает на вход A первого цифрового компаратора 42, а с выхода второго регистра памяти двоичное число (фиг. 2, E_EC2A) - на вход A второго цифрового компаратора 43. На входах B обоих цифровых компараторов находятся контрольные двоичные числа E_ECI8 (фиг. 2) и E_EC2B (фиг. 2) соответственно, подаваемые с микроЭВМ и отражающие допустимый уровень сопротивления линии электропередач. В случае превышения числа, находящегося на входе A, над числом, находящимся на входе B, на выходе A> соответствующего цифрового компаратора формируется импульс, поступающий на один из двух входов элемента 2ИЛИ 44. Выход элемента 2ИЛИ является выходом реле сопротивления.

Таким образом, осуществляется контроль за величиной сопротивления линии электропередач за полупериод промышленной частоты, причем данное реле позволяет значительно увеличить быстродействие, точность и помехозащищенность выполнения данной операции.

Используемая литература
1. Ванин В.К., Павлов Г.М. Релейная защита на элементах вычислительной техники. -Л.: Энергоатомиздат. Ленингр. отд.-ние, 1983.- 206 с.

Изобретение относится к релейной защите и может применяться, в частности, для дистанционной быстродействующей защиты линий электропередач. Реле позволяет осуществить контроль за величиной сопротивления линии электропередачи за полупериод промышленной частоты с характеристикой срабатывания в комплексной плоскости в виде окружности, эллипса, дуг и т.п. на основе сравнения фазного угла между напряжением и током данной линии с двоичным числом, поступающим от микроЭВМ. Это достигается тем, что в реле дополнительно введены четыре усилителя напряжения, шесть дифференциальных усилителей, два дифференциальных усилителя-фазовращателя, восемь компараторов, шесть ключей, два элемента 2И, генератор импульсов, два формирователя управляющих импульсов, два элемента задержки, два двоичных счетчика, два регистра памяти, два цифровых компаратора, элемент 2ИЛИ. Технический результат - повышение быстродействия, точности и помехозащищенности. 2 ил.

Реле сопротивления, содержащее преобразователь напряжения, преобразователь тока, два сумматора, отличающееся тем, что в него дополнительно введены четыре усилителя напряжения, шесть дифференциальных усилителей, два дифференциальных усилителя-фазовращателя, восемь компараторов, шесть ключей, два элемента 2И, генератор импульсов, два формирователя управляющих импульсов, два элемента задержки, два двоичных счетчика, два регистра памяти, два цифровых компаратора, элемент 2ИЛИ, причем выход преобразователя напряжения связан со входом первого усилителя напряжения, первого дифференциального усилителя, третьего усилителя напряжения, третьего дифференциального усилителя, выход преобразователя тока связан со входами второго усилителя напряжения, второго дифференциального усилителя, четвертого усилителя напряжения, четвертого дифференциального усилителя, выходы первого и второго усилителей напряжения, первого и второго дифференциальных усилителей связаны со входами первого сумматора, выходы третьего и четвертого усилителей напряжения, третьего и четвертого дифференциальных усилителей связаны со входами второго сумматора, выход первого сумматора связан со входами пятого дифференциального усилителя, первого дифференциального усилителя-фазовращателя, а также с первыми входами первых четырех компараторов, выход второго сумматора связан со входами шестого дифференциального усилителя, второго дифференциального усилителя-фазовращателя, а также с первыми входами пятого - восьмого компараторов, выход пятого дифференциального усилителя связан со вторыми входами первого и второго компараторов, выход первого дифференциального усилителя-фазовращателя связан со вторыми входами третьего и четвертого компараторов, выход шестого дифференциального усилителя связан со вторыми входами пятого и седьмого компараторов, выход второго дифференциального усилителя-фазовращателя связан со вторыми входами шестого и восьмого компараторов, выход первого компаратора связан с разрешающим входом первого ключа, выход третьего компаратора связан с запрещающим входом первого ключа, выход второго компаратора связан с разрешающим входом второго ключа, выход четвертого компаратора связан с запрещающим входом второго ключа, выход пятого компаратора связан с разрешающим входом третьего ключа, выход шестого компаратора связан с запрещающим входом третьего ключа, выход седьмого компаратора связан с разрешающим входом четвертого ключа, выход восьмого компаратора связан с запрещающим входом четвертого ключа, выход первого ключа связан с первым входом первого элемента 2И, выход третьего ключа связан со вторым входом первого элемента 2И, выход второго ключа связан с первым входом второго элемента 2И, выход четвертого ключа связан со вторым входом второго элемента 2И, выход первого элемента 2И связан со входом первого формирователя управляющих импульсов, а также с управляющим входом пятого ключа, выход второго элемента 2И связан со входом второго формирователя управляющих импульсов, а также с управляющим входом шестого ключа, выход генератора импульсов связан с рабочими входами пятого и шестого ключей, выход пятого ключа связан с суммирующим входом С первого двоичного счетчика, выход шестого ключа связан с суммирующим входом С второго двоичного счетчика, выход первого формирователя управляющих импульсов связан со входом записи С первого регистра памяти, а также через первый элемент задержки со входом сброса R первого двоичного счетчика, выход второго формирователя управляющих импульсов связан со входом записи С второго регистра памяти, а также через второй элемент задержки со входом сброса R второго двоичного счетчика, выход первого двоичного счетчика связан с информационным входом D первого регистра памяти, выход второго двоичного счетчика связан с информационным входом D второго регистра памяти, выход первого регистра памяти связан со входом А первого цифрового компаратора, выход второго регистра памяти связан со входом А второго цифрового компаратора, входы В обоих цифровых компараторов связаны с выходами микроЭВМ, формирующей на них двоичные сигналы, выход А > первого цифрового компаратора связан с первым входом элемента 2ИЛИ, выход А > второго цифрового компаратора связан со вторым входом элемента 2ИЛИ, выход элемента 2ИЛИ является выходом реле.