ЛОГИЧЕСКИЙ МОДУЛЬ Российский патент 2006 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, рис.18.2а на стр.315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высш. шк., 1988), которые реализуют простую симметричную булевую функцию τ₂=х₁х₂∨x₁х₃∨х₂х₃, зависящую от трех аргументов - входных двоичных сигналов х₁,х₂,х₃∈{0, 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относится ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, логический модуль (патент РФ 2249844, кл. G 06 F 7/38, 2005 г.), который содержит два мажоритарных элемента, элемент "И", элемент "ИЛИ" и реализует любую из трех простых симметричных булевых функций τ₁=х₁∨х₂∨х₃, τ₂=x₁х₂∨x₁х₃∨x₂х₃, τ₃=х₁х₂х₃, зависящих от трех аргументов - входных двоичных сигналов х₁, х₂, х₃∈{0, 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логический модуль, содержащий два мажоритарных элемента, элемент "И" и элемент "ИЛИ", первый, второй входы которого соединены соответственно с первым, вторым входами элемента "И", а второй, первый входы и выход второго мажоритарного элемента подключены соответственно к выходу первого мажоритарного элемента, второму настроечному входу и выходу логического модуля, введены дополнительные элемент "И", элемент "ИЛИ" и третий мажоритарный элемент, выход и второй, третий входы которого соединены соответственно с третьим входом второго мажоритарного элемента и выходом элемента "ИЛИ", выходом дополнительного элемента "И", подключенного первым, вторым входами соответственно к первому, второму входам дополнительного элемента "ИЛИ", выход которого соединен с вторым входом первого мажоритарного элемента, подключенного третьим входом к выходу элемента "И", первый и второй входы которого соединены соответственно с первым и вторым информационными входами логического модуля, подключенного третьим, четвертым информационными и первым настроечным входами соответственно к первому, второму входам дополнительного элемента "ИЛИ" и объединенным первым входам первого, третьего мажоритарных элементов.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит элемент "И" и дополнительный элемент "И" 1₁ и 1₂, элемент "ИЛИ" и дополнительный элемент "ИЛИ" 2₁ и 2₂, первый, второй и третий мажоритарные элементы 3₁, 3₂ и 3₃, причем первый, второй входы и выход элемента 1₁ соединены соответственно с первым, вторым входами элемента 2₁ и третьим входом элемента 3₁, подключенного вторым входом к выходу элемента 2₂, а первый, второй входы и выход элемента 1₂ соединены соответственно с первым, вторым входами элемента 2₂ и третьим входом элемента 3₃, подключенного вторым входом и выходом соответственно к выходу элемента 2₁ и третьему входу элемента 3₂, второй, первый входы и выход которого соединены соответственно с выходом элемента 3₁, вторым настроечным входом и выходом логического модуля, подключенного первым, вторым, третьим, четвертым информационными и первым настроечным входами соответственно к первому, второму входам элемента 2₁, первому, второму входам элемента 2₂ и объединенным первым входам элементов 3₁, 3₃.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, ..., четвертый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы х₁, ..., х₄∈{0, 1} и у₁, у₂∈{0, 1}. Сигнал на выходе мажоритарного элемента 3_i(i∈{1, 2, 3}) равен "1" ("0") только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные "1" ("0"). Следовательно, если на первом входе элемента 3_i присутствует "1" ("0"), то этот элемент будет выполнять операцию "ИЛИ" ("И") над сигналами, действующими на его втором и третьем входах. Таким образом, на выходе модуля имеем

где символами ∨ и · обозначены соответственно операции "ИЛИ" и "И".

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из четырех простых симметричных булевых функций

τ₁=x₁∨x₂∨x₃∨x₄, τ₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄, τ₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄, τ₄=x₁x₂x₃x₄,

зависящих от четырех аргументов - входных двоичных сигналов.

Изобретение относится к вычислительной технике. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов. Он достигается тем, что в логическом модуле, содержащем два мажоритарных элемента, элемент "И" и элемент "ИЛИ", первый, второй входы которого соединены соответственно с первым, вторым входами элемента "И", а второй, первый входы и выход второго мажоритарного элемента подключены соответственно к выходу первого мажоритарного элемента, второму настроечному входу и выходу логического модуля, введены дополнительные элемент "И", элемент "ИЛИ" и третий мажоритарный элемент, выход и второй, третий входы которого соединены соответственно с третьим входом второго мажоритарного элемента и выходом элемента "ИЛИ", выходом дополнительного элемента "И", подключенного первым, вторым входами соответственно к первому, второму входам дополнительного элемента "ИЛИ", выход которого соединен с вторым входом первого мажоритарного элемента, подключенного третьим входом к выходу элемента "И", первый и второй входы которого соединены соответственно с первым и вторым информационными входами логического модуля, подключенного третьим, четвертым информационными и первым настроечным входами соответственно к первому, второму входам дополнительного элемента "ИЛИ" и объединенным первым входам первого, третьего мажоритарных элементов. 1 ил.

Логический модуль, предназначенный для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, содержащий два мажоритарных элемента, элемент И и элемент ИЛИ, первый, второй входы которого соединены соответственно с первым, вторым входами элемента И, а второй, первый входы и выход второго мажоритарного элемента подключены соответственно к выходу первого мажоритарного элемента, второму настроечному входу и выходу логического модуля, отличающийся тем, что в него введены дополнительные элемент И, элемент ИЛИ и третий мажоритарный элемент, выход и второй, третий входы которого соединены соответственно с третьим входом второго мажоритарного элемента и выходом элемента ИЛИ, выходом дополнительного элемента И, подключенного первым, вторым входами соответственно к первому, второму входам дополнительного элемента ИЛИ, выход которого соединен с вторым входом первого мажоритарного элемента, подключенного третьим входом к выходу элемента И, первый и второй входы которого соединены соответственно с первым и вторым информационными входами логического модуля, подключенного третьим, четвертым информационными и первым настроечным входами соответственно к первому, второму входам дополнительного элемента ИЛИ и объединенным первым входам первого, третьего мажоритарных элементов.