Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические модули (см., например, рис. 3.3 на стр. 39 в книге Якубайтис Э.А. Асинхронные логические автоматы. Рига: Зинатне, 1966), которые реализуют простую симметричную булеву функцию зависящую от трех аргументов - входных двоичных сигналов х1, х2, х3 ∈ {0, 1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация остальных простых симметричных булевых функций и τ 3=х1х2х3, зависящих от трех аргументов - входных двоичных сигналов х1, х2, х3 ∈ {0, 1}.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (см. рис. 18,2а на стр. 315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высш. шк., 1988), который содержит элемент "И" и реализует простую симметричную булеву функцию
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация простых симметричных булевых функций и τ 3=x1x2x3.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем элемент "И", особенность заключается в том, что в него введены первый, второй мажоритарные элементы и элемент "ИЛИ", причем выход и первый, второй входы элемента "ИЛИ" соединены соответственно с третьим входом первого мажоритарного элемента и первым, вторым входами элемента "И", подключенного выходом к третьему входу второго мажоритарного элемента, первый и второй входы которого соединены соответственно с вторым настроечным входом логического модуля и выходом первого мажоритарного элемента, подключенного первым и вторым входами соответственно к первому настроечному и первому информационному входам логического модуля, второй, третий информационные входы и выход которого образованы соответственно первым, вторым входами элемента "ИЛИ" и выходом второго мажоритарного элемента.
На чертеже представлена схема предлагаемого логического модуля.
Логический модуль содержит элемент "И" 1, элемент "ИЛИ" 2, первый и второй мажоритарные элементы 31 и 32, причем выход и первый, второй входы элемента 2 соединены соответственно с третьим входом элемента 31 и первым, вторым входами элемента 1, подключенного выходом к третьему входу элемента 32, первый и второй входы которого соединены соответственно с вторым настроечным входом логического модуля и выходом элемента 31, подключенного первым и вторым входами соответственно к первому настроечному и первому информационному входам логического модуля, второй, третий информационные входы и выход которого образованы соответственно первым, вторым входами элемента 2 и выходом элемента 32.
Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, второй, третий информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы х1, х2, х3 ∈{0, 1} и y1, у2 ∈{0, 1}. Сигнал на выходе мажоритарного элемента 3i(i∈ {1, 2}) равен "1" ("0") только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные "1" ("0"). Следовательно, еслина первом входе элемента 3i присутствует "1" ("0"), то этот элемент будет выполнять операцию "ИЛИ" ("И") над сигналами, действующими на его втором и третьем входах. Таким образом, операция, воспроизводимая предлагаемым модулем, определяется выражением
где символами и · обозначены соответственно операции "ИЛИ" и "И".
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из трех простых симметричных булевых функций τ 1=х1 ∨ х2 ∨ х3, τ 2=x1x2 ∨ x1x3 ∨ x2x3, τ 3=x1x2x3, зависящих от трех аргументов - входных двоичных сигналов.
название | год | авторы | номер документа |
---|---|---|---|
ЛОГИЧЕСКИЙ МОДУЛЬ | 2008 |
|
RU2398265C2 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2004 |
|
RU2262733C1 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2005 |
|
RU2286594C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2005 |
|
RU2281545C1 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2012 |
|
RU2497181C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2009 |
|
RU2417404C1 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2020 |
|
RU2758187C1 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2018 |
|
RU2704737C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2016 |
|
RU2629451C1 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2013 |
|
RU2542920C2 |
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов. Указанный технический результат достигается за счет того, что логический модуль содержит элемент "И", первый, второй мажоритарные элементы, элемент "ИЛИ", три информационных и два настроечных входа. 1 ил.
Логический модуль, предназначенный для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, содержащий элемент "И", отличающийся тем, что в него введены первый, второй мажоритарные элементы и элемент "ИЛИ", причем выход и первый, второй входы элемента "ИЛИ" соединены соответственно с третьим входом первого мажоритарного элемента и первым, вторым входами элемента "И", подключенного выходом к третьему входу второго мажоритарного элемента, первый и второй входы которого соединены соответственно с вторым настроечным входом логического модуля и выходом первого мажоритарного элемента, подключенного первым и вторым входами соответственно к первому настроечному и первому информационному входам логического модуля, второй, третий информационные входы и выход которого образованы соответственно первым, вторым входами элемента "ИЛИ" и выходом второго мажоритарного элемента.
Устройство для вычисления симметрических булевых функций | 1988 |
|
SU1767495A1 |
Устройство для вычисления симметрических булевых функций | 1990 |
|
SU1765821A1 |
Устройство для вычисления симметричных булевых функций | 1986 |
|
SU1396137A1 |
Устройство для вычисления симметричных булевых функций | 1983 |
|
SU1179314A1 |
US 5596763 А, 21.01.1997. |
Авторы
Даты
2005-04-10—Публикация
2003-05-12—Подача