ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ Российский патент 2007 года по МПК G06F7/57 

Описание патента на изобретение RU2294009C1

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические вычислители (см., например, патент РФ 2248035, кл. G 06 F 7/38, 2005 г.), которые реализуют n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических вычислителей, относится низкое быстродействие, обусловленное тем, что для реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, требуется n тактов вычислений, максимальная длительность каждого из которых определяется выражением Δt=ΔtТр+(n+1)ΔtЭ, где ΔtТр и ΔtЭ есть длительности задержек, вносимых D-триггером и логическим элементом.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический вычислитель (патент РФ 2248036, кл. G 06 F 7/38, 2005 г.), который содержит n-1 логических элементов И, n-1 логических элементов ИЛИ, n-1 D-триггеров и реализует n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что для реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, требуется n тактов вычислений, максимальная длительность каждого из которых определяется выражением Δt=ΔtТр+(n+1)ΔtЭ, где ΔtТр и ΔtЭ есть длительности задержек, вносимых D-триггером и логическим элементом.

Техническим результатом изобретения является повышение быстродействия.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом вычислителе, содержащем n-1 логических элементов И, n-1 логических элементов ИЛИ и n-1 D-триггеров, особенность заключается в том, что неинвертирующий выход i-го D-триггера соединен с вторым входом i-го логического элемента И и первым входом i-го логического элемента ИЛИ, подключенного выходом к входу данных i-го D-триггера, вход сброса и тактовый вход которого соединены соответственно с первым и вторым управляющими входами логического вычислителя, подключенного информационным входом и i-ым выходом соответственно к первому входу i-го логического элемента И и выходу i-го логического элемента ИЛИ, выход k-го логического элемента И соединен с вторым входом (k+1)-го логического элемента ИЛИ, а второй вход первого логического элемента ИЛИ и выход (n-1)-го логического элемента И подключены соответственно к информационному входу и n-му выходу логического вычислителя.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого логического вычислителя и временные диаграммы, поясняющие принцип его работы.

Логический вычислитель содержит логические элементы И 11, ..., 1n-1, логические элементы ИЛИ 21, ..., 2n-1 и D-триггеры 31, ..., 3n-1, причем неинвертирующий выход D-триггера 3i соединен с вторым входом элемента 1, и первым входом элемента 2i, подключенного выходом к входу данных D-триггера 3i, вход сброса и тактовый вход которого соединены соответственно с первым и вторым управляющими входами логического вычислителя, подключенного информационным входом и i-м выходом соответственно к первому входу элемента 1i и выходу элемента 2i, выход элемента 1k соединен с вторым входом элемента 2k+1, а второй вход элемента 21 и выход элемента 1n-1 подключены соответственно к информационному входу и n-му выходу логического вычислителя.

Работа предлагаемого логического вычислителя осуществляется следующим образом. На его первый, второй управляющие входы подаются соответственно импульсные сигналы y1, y2∈{0, 1} (фиг.2), причем период Т сигнала у2 должен удовлетворять условию Т>Δt, где Δt=ΔtТр+2ΔtЭ есть максимальная длительность такта вычисления, а ΔtТр и ΔTЭ - длительности задержек, вносимых D-триггером и логическим элементом. Синхронно с передним фронтом импульса сигнала у1 и передними фронтами первого, ..., (n-1)-го импульсов сигнала у2 на информационный вход логического вычислителя последовательно подаются двоичные сигналы х1 и х2, ..., xn соответственно (фиг.2). Тогда сигналы на выходах элементов 1i, 2i будут определяться рекуррентными выражениями

где есть номер момента времени tj (фиг.2); V0jj; Wi0=0. В представленной ниже таблице приведены значения выражений (1) при n=4.

W11=x1W12=x1∨x2W13=x1∨x2∨x3W14=x1∨x2∨x3∨x4F11=0V12=x1x2V13=x1x3∨x2x3V14=x1x4∨x2x4∨x3x4W21=0W22=x1x2W23=x1x2∨x1x3∨x2x3W24=x1x2∨x1x3∨x1x4V21=0V22=0V23=x1x2x3∨x2x3∨x2x4∨x3x4V24=x1x2x4∨x1x3x4∨x2x3x4W31=0W32=0W33=x1x2x3W34=x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4V31=0V32=0V33=0V34=x1x2x3x4

Таким образом, на первом, втором, ..., n-м выходах предлагаемого логического вычислителя при j=n соответственно имеем

W1n1=x1∨x2∨...∨xn,

W2n2=x1x2∨x1x3∨...∨xn-1xn,

........................

V(n-1)nn=x1x2...xn,

где τ1, ..., τn есть простые симметричные булевы функции (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический вычислитель реализует n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, и обладает более высоким по сравнению с прототипом быстродействием, так как реализует указанные функции за n тактов вычислений, максимальная длительность каждого из которых определяется выражением Δt=ΔtТр+2ΔtЭ.

Похожие патенты RU2294009C1

название год авторы номер документа
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2004
  • Андреев Дмитрий Васильевич
RU2276399C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2006
  • Андреев Дмитрий Васильевич
RU2300138C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
  • Сальников Ярослав Валентинович
RU2294558C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
RU2282234C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2006
  • Андреев Дмитрий Васильевич
RU2324219C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2003
  • Андреев Д.В.
RU2248036C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2007
  • Андреев Дмитрий Васильевич
RU2353967C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
RU2284567C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2007
  • Андреев Дмитрий Васильевич
RU2335797C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2016
  • Андреев Дмитрий Васильевич
RU2641446C2

Иллюстрации к изобретению RU 2 294 009 C1

Реферат патента 2007 года ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является повышение быстродействия. Устройство содержит логические элементы ИЛИ, логические элементы И, D-триггеры. 2 ил., 1 табл.

Формула изобретения RU 2 294 009 C1

Логический вычислитель для реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, содержащий n-1 логических элементов И, n-1 логических элементов ИЛИ и n-1 D-триггеров, отличающийся тем, что неинвертирующий выход i-го D-триггера соединен с вторым входом i-го логического элемента И и первым входом i-го логического элемента ИЛИ, подключенного выходом к входу данных i-го D-триггера, вход сброса и тактовый вход которого соединены соответственно с первым и вторым управляющими входами логического вычислителя, подключенного информационным входом и i-м выходом соответственно к первому входу i-го логического элемента И и выходу i-го логического элемента ИЛИ, выход k-го логического элемента И соединен с вторым входом (k+1)-го логического элемента ИЛИ, а второй вход первого логического элемента ИЛИ и выход (n-1)-го логического элемента И подключены соответственно к информационному входу и n-му выходу логического вычислителя.

Документы, цитированные в отчете о поиске Патент 2007 года RU2294009C1

ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2003
  • Андреев Д.В.
RU2248036C1
СИММЕТРИЧНЫЙ МОДУЛЬ 2003
  • Андреев Д.В.
RU2248035C1
Устройство для вычисления симметрических булевых функций 1990
  • Авгуль Леонид Болеславович
  • Супрун Валерий Павлович
SU1748150A1
Устройство для вычисления фундаментальных симметричных булевых функций 1991
  • Авгуль Леонид Болеславович
  • Супрун Валерий Павлович
SU1809434A1
МЕТАЛЛОПОРИСТЫЙ ПРОПИТАННЫЙ КАТОД ДЛЯ МАГНЕТРОНА 2007
  • Смирнов Вячеслав Александрович
  • Синицына Елена Николаевна
  • Куликова Людмила Ивановна
  • Гусева Тамара Федоровна
RU2342732C1

RU 2 294 009 C1

Авторы

Андреев Дмитрий Васильевич

Даты

2007-02-20Публикация

2005-11-25Подача