ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ Российский патент 2005 года по МПК G06F7/38 

Описание патента на изобретение RU2248036C1

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические вычислители (см., например, рис.5.3 на стр. 144 в книге Гутников В.С. Интегральная электроника в измерительных устройствах. Л.: Энергоатомиздат, 1988), которые реализуют простую симметричную булеву функцию τ 2=x1x2x1x3x2x3, зависящую от трех аргументов - входных двоичных сигналов x1,x2,x3{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических вычислителей, относится ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов x1,... xn{0,1}.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, логический вычислитель (см. рис.2 в статье Савченко Ю.Г., Хмелевая А.В. О методах последовательной реализации симметричных булевых функций// Автоматика и вычислительная техника. 1974. №3. С.24-29), который содержит n-1 элементов “И”, n-1 элементов “ИЛИ” и реализует любую из n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов x1,... ,xn{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная структура, поскольку прототип имеет n выходов.

Техническим результатом изобретения является упрощение структуры за счет уменьшения количества выходов в n раз при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом вычислителе, содержащем n-1 элементов “И” и n-1 элементов “ИЛИ”, особенность заключается в том, что в него введены n+1 элементов “И”, n D-триггеров и элемент “ИЛИ”, причем выход i-го элемента “И” соединен с вторым входом i-го элемента “ИЛИ” и первым входом (n+i)-го элемента “И”, подключенного вторым входом и выходом соответственно к первому входу i-го элемента “ИЛИ” и входу данных i-го D-триггера, вход установки и тактовый вход которого соединены соответственно с первым и вторым управляющими входами логического вычислителя, подключенного i-ым информационным входом к второму входу i-го элемента “И”, первый вход которого соединен с неинвертирующим выходом i-го D-триггера, выход каждого предыдущего элемента “ИЛИ” подключен к первому входу последующего элемента “ИЛИ”, а первый вход первого и выход n-го элементов “ИЛИ” соединены соответственно с шиной нулевого потенциала и выходом логического вычислителя.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого логического вычислителя и временные диаграммы сигналов настройки.

Логический вычислитель содержит элементы “И” 11,... ,12n, элементы “ИЛИ” 21,... ,2n и D-триггеры 31,... ,3n, причем выход элемента соединен с вторым входом элемента 2i и первым входом элемента 1n+i, подключенного вторым входом и выходом соответственно к первому входу элемента 2i и входу данных D-триггера 3i, вход установки и тактовый вход которого соединены соответственно с первым и вторым управляющими входами логического вычислителя, подключенного i-ым информационным входом к второму входу элемента 1i, первый вход которого соединен с неинвертирующим выходом D-триггера 3i, выход элемента подключен к первому входу элемента 2k+1, первый вход элемента 21 и выход элемента 2n соединены соответственно с шиной нулевого потенциала и выходом логического вычислителя.

Работа предлагаемого логического вычислителя осуществляется следующим образом. На его первый,... ,n-ый информационные и первый, второй управляющие входы подаются соответственно двоичные сигналы x1,... , xn{0,1} и импульсные сигналы y1,y2{0,1} (фиг.2). Тогда сигналы на выходах элементов 1n+i и будут определяться соответственно рекуррентными выражениями

и

где есть номер момента времени tj (фиг.2); Vi0=1; W0j=0. Период Т сигнала y2 должен удовлетворять условию Т>Δ t, где Δ t=Δ t1+nΔ t2+Δ t3, а Δ t1, Δ t2 и Δ t3 есть длительности задержек, вносимых соответственно элементами 1i, 2i и D-триггером 3i. Поскольку согласно (1.1) имеем Vi(j-1)=Vi(j-2)xiW(i-1)(j-1)=Vi(j-4)xiW(i-1)(j-3)W(i-1)(j-2)W(i-1)(j-1)=Vi0xiW(i-1)1...W(i-1)(j-1)=xiW(i-1)1...W(i-1)(j-1), то с учетом (1.2) получим

В представленной ниже таблице приведены значения выражения (2) при n=4.

W111W21=x1х2W31=x1х2x3W41=x1х2x3x4W12=0W22=x1х2W32=x1х2x1x3х2x3W42=x1х2x1x3х1x4х2x3х2x4x3x4W13=0W23=0W33=x1х2x3W43=x1х2x3х1x2х4х1x3x4x2x3x4W14=0W24=0W34=0W441x2x3x4

Таким образом, предлагаемый логический вычислитель на своем выходе реализует функцию

где τ 1,... ,τ n есть простые симметричные булевы функции (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974). Согласно (3) и фиг.2 настройка вычислителя (фиг.1) на реализацию функции τ j осуществляется соответствующим количеством m=j-1 импульсов сигнала y2.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический вычислитель реализует любую из n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, и обладает более простой по сравнению с прототипом структурой, так как имеет только один выход.

Похожие патенты RU2248036C1

название год авторы номер документа
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2004
  • Андреев Дмитрий Васильевич
RU2276399C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
RU2294009C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2006
  • Андреев Дмитрий Васильевич
RU2300138C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2006
  • Андреев Дмитрий Васильевич
RU2324219C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
RU2282234C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2003
  • Андреев Д.В.
RU2257608C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
RU2284567C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2007
  • Андреев Дмитрий Васильевич
RU2335797C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2011
  • Гринберг Исаак Павлович
RU2445679C1
ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ 2016
  • Андреев Дмитрий Васильевич
RU2641446C2

Иллюстрации к изобретению RU 2 248 036 C1

Реферат патента 2005 года ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение структуры за счет уменьшения количества выходов в n раз при сохранении функциональных возможностей. Устройство содержит 2n элементов “И”, n элементов “ИЛИ”, n D-триггеров. 2 ил., 1 табл.

Формула изобретения RU 2 248 036 C1

Логический вычислитель для реализации любой из n простых симметричных булевых функций, содержащий n-1 элементов "И" и n-1 элементов "ИЛИ", отличающийся тем, что в него введены n+1 элементов "И", nD-триггеров и элемент "ИЛИ", причем выход i-го элемента "И" соединен с вторым входом i-го элемента "ИЛИ" и первым входом (n+i)-го элемента "И", подключенного вторым входом и выходом соответственно к первому входу i-го элемента "ИЛИ" и входу данных i-го D-триггера, вход установки и тактовый вход которого соединены соответственно с первым и вторым управляющими входами логического вычислителя, подключенного i-ым информационным входом к второму входу i-го элемента "И", первый вход которого соединен с неинвертирующим выходом i-го D-триггера, выход каждого предыдущего элемента "ИЛИ" подключен к первому входу последующего элемента "ИЛИ", а первый вход первого и выход n-го элементов "ИЛИ" соединены соответственно с шиной нулевого потенциала и выходом логического вычислителя.

Документы, цитированные в отчете о поиске Патент 2005 года RU2248036C1

САВЧЕНКО Ю.Г., ХМЕЛЕВАЯ А.В
О методах последовательной реализации симметричных булевых функций
"Автоматика и вычислительная техника", 1974, №3, с.24-29, рис.2
МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ 1991
  • Авгуль Леонид Болеславович[By]
  • Супрун Валерий Павлович[By]
RU2045769C1
УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СИММЕТРИЧЕСКИХ БУЛЕВЫХ ФУНКЦИЙ 1992
  • Авгуль Леонид Болеславович[By]
  • Костеневич Валерий Иванович[By]
  • Торбунов Владимир Васильевич[By]
  • Курносенко Сергей Васильевич[By]
RU2047892C1
Устройство для вычисления симметрических булевых функций 1990
  • Авгуль Леонид Болеславович
  • Супрун Валерий Павлович
SU1748150A1
Устройство для вычисления фундаментальных симметричных булевых функций 1991
  • Авгуль Леонид Болеславович
  • Супрун Валерий Павлович
SU1809434A1
МЕТАЛЛОПОРИСТЫЙ ПРОПИТАННЫЙ КАТОД ДЛЯ МАГНЕТРОНА 2007
  • Смирнов Вячеслав Александрович
  • Синицына Елена Николаевна
  • Куликова Людмила Ивановна
  • Гусева Тамара Федоровна
RU2342732C1

RU 2 248 036 C1

Авторы

Андреев Д.В.

Даты

2005-03-10Публикация

2003-05-27Подача