ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ КЛАССА АВ Российский патент 2008 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах).

Известны схемы классических дифференциальных усилителей (ДУ) на n-р-n и р-n-р транзисторах [1-7] с отрицательной обратной связью по синфазному сигналу, которые стали основой многих серийных аналоговых микросхем. Предлагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте США № 6157255, содержащий входной дифференциальный каскад 1 с источником опорного тока 2 в общей эмиттерной цепи 3, имеющий первый 4 и второй 5 токовые выходы, первый 6 и второй 7 двухполюсники активной нагрузки, первый транзистор 8 цепи обратной связи и первый выходной транзистор 9, базы которых объединены и подключены к первому токовому выходу 4 входного дифференциального каскада 1 и первому двухполюснику активной нагрузки 6, а эмиттеры подключены к шине первого 10 источника питания, второй транзистор 11 цепи обратной связи и второй выходной транзистор 12, базы которых объединены и подключены ко второму токовому выходу 5 входного дифференциального каскада 1 и второму двухполюснику активной нагрузки 7, а эмиттеры подключены к шине первого 10 источника питания, выходное токовое зеркало 13, вход которого соединен с коллектором первого выходного транзистора 9, а выход подключен к коллектору второго выходного транзистора 12 и выходу дифференциального усилителя 14, причем коллекторы первого 8 и второго 11 транзисторов цепи обратной связи связаны с общей эмиттерной цепью 3 входного дифференциального каскада 1.

Существенный недостаток известного ДУ состоит в том, что он не обеспечивает большие выходные токи в нагрузке R_н - максимальное значение тока в R_н (I_н.max) не превышает статического уровня эмиттерного тока выходных транзисторов. Такой режим характерен для усилителей класса «А». В то же время следует отметить одну замечательную особенность известного устройства - высокую стабильность статического режима выходного rail-to-rail каскада. Действительно, сквозной ток, протекающий в цепи коллектора транзистора 12 и токового зеркала 13, устанавливается источником опорного тока 2 и активными нагрузками 6 и 7, что предопределяет его высокую стабильность при разбросе параметров элементов, воздействии радиации, температуры.

Основная цель предлагаемого изобретения состоит в увеличении максимального уровня выходного тока дифференциального усилителя I_н.max при сохранении высокой стабильности сквозного тока выходного каскада в диапазоне рабочих температур, разброса параметров элементов и нестабильности напряжения питания.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с источником опорного тока 2 в общей эмиттерной цепи 3, имеющий первый 4 и второй 5 токовые выходы, первый 6 и второй 7 двухполюсники активной нагрузки, первый транзистор 8 цепи обратной связи и первый выходной транзистор 9, базы которых объединены и подключены к первому токовому выходу 4 входного дифференциального каскада 1 и первому двухполюснику активной нагрузки 6, а эмиттеры подключены к шине первого 10 источника питания, второй транзистор 11 цепи обратной связи и второй выходной транзистор 12, базы которых объединены и подключены ко второму токовому выходу 5 входного дифференциального каскада 1 и второму двухполюснику активной нагрузки 7, а эмиттеры подключены к шине первого 10 источника питания, выходное токовое зеркало 13, вход которого соединен с коллектором первого выходного транзистора 9, а выход подключен к коллектору второго выходного транзистора 12 и выходу дифференциального усилителя 14, причем коллекторы первого 8 и второго 11 транзисторов цепи обратной связи связаны с общей эмиттерной цепью 3 входного дифференциального каскада 1, предусмотрены новые элементы и связи - в схему введены первый 15 и второй 16 вспомогательные резисторы, а также первый 17 и второй 18 вспомогательные транзисторы, коллекторы первого 8 и второго 11 транзисторов цепи обратной связи связаны с общей эмиттерной цепью 3 входного дифференциального каскада 1 через вспомогательные резисторы 15 и 16, база первого вспомогательного транзистора 17 подключена к коллектору первого выходного транзистора 8 цепи обратной связи и эмиттеру второго вспомогательного транзистора 18, а его эмиттер соединен с базой второго вспомогательного транзистора 18 и коллектором второго 11 транзистора цепи обратной связи, причем коллекторы первого 17 и второго 18 вспомогательных транзисторов связаны с шиной второго 19 источника питания.

Схема заявляемого устройства показана на фиг.2.

В левой части фиг.3 показана схема известного ДУ, а в правой части фиг.3 - схема заявляемого ДУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.4 представлены зависимости выходного тока сравниваемых ДУ фиг.3 от входного напряжения u_вх, которые показывают, что максимальный выходной ток предлагаемого устройства в десятки раз превышает аналогичный параметр ДУ-прототипа.

Дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1 с источником опорного тока 2 в общей эмиттерной цепи 3, имеющий первый 4 и второй 5 токовые выходы, первый 6 и второй 7 двухполюсники активной нагрузки, первый транзистор 8 цепи обратной связи и первый выходной транзистор 9, базы которых объединены и подключены к первому токовому выходу 4 входного дифференциального каскада 1 и первому двухполюснику активной нагрузки 6, а эмиттеры подключены к шине первого 10 источника питания, второй транзистор 11 цепи обратной связи и второй выходной транзистор 12, базы которых объединены и подключены ко второму токовому выходу 5 входного дифференциального каскада 1 и второму двухполюснику активной нагрузки 7, а эмиттеры подключены к шине первого 10 источника питания, выходное токовое зеркало 13, вход которого соединен с коллектором первого выходного транзистора 9, а выход подключен к коллектору второго выходного транзистора 12 и выходу дифференциального усилителя 14, причем коллекторы первого 8 и второго 11 транзисторов цепи обратной связи связаны с общей эмиттерной цепью 3 входного дифференциального каскада 1. В схему введены первый 15 и второй 16 вспомогательные резисторы, а также первый 17 и второй 18 вспомогательные транзисторы, коллекторы первого 8 и второго 11 транзисторов цепи обратной связи связаны с общей эмиттерной цепью 3 входного дифференциального каскада 1 через вспомогательные резисторы 15 и 16, база первого вспомогательного транзистора 17 подключена к коллектору первого выходного транзистора 8 цепи обратной связи и эмиттеру второго вспомогательного транзистора 18, а его эмиттер соединен с базой второго вспомогательного транзистора 18 и коллектором второго 11 транзистора цепи обратной связи, причем коллекторы первого 17 и второго 18 вспомогательных транзисторов связаны с шиной второго 19 источника питания.

Рассмотрим работу заявляемого ДУ фиг.2. В статическом режиме (при нулевом входном сигнале u_вх=0) транзисторы 17 и 18 ДУ закрыты и не влияют на работу схемы. Небольшие положительные приращения u_вх вызывают увеличение коллекторных токов транзисторов 8 и 9 и уменьшение на эту же величину коллекторных токов транзисторов 12 и 11. При этом сумма токов, протекающих через резисторы 15 и 16, не изменяется. Ток в нагрузке R_н как разность коллекторного тока транзистора 12 и выходного тока токового зеркала 13 изменяется пропорционально u_вх. При малых u_вх предлагаемый ДУ работает точно так же, как и ДУ-прототип.

Дальнейшее увеличение входного напряжения u_вх>0 приводит к открыванию транзистора 18 за счет увеличения падения напряжения на резисторе 15 и уменьшения напряжения на резисторе 16. В результате отрицательная обратная связь, стабилизирующая статический режим ДУ, выключается, что позволяет получить более высокие предельные значения токов в нагрузке R_н:

где β - коэффициент усиления по току базы транзисторов 9 и 12.

При реальных значениях параметров, входящих в уравнение (1) ток I_{н max} измеряется десятками миллиампер, что (при одинаковых статических режимах) существенно превышает аналогичный параметр ДУ-прототипа.

Полученные выше выводы подтверждаются результатами моделирования предлагаемой схемы в среде PSpice (фиг.4) - максимальный выходной ток ДУ в несколько десятков раз превышает максимальный выходной ток известного устройства и соответствующий статический ток выходных транзисторов. Такой режим характерен для усилителей класса АВ.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США № 6157255.

2. Патент США № 6172636.

3. Патент США № 5610547.

4. Патент Японии 53-33232 98(5)А333.

5. Патент США №.3262064.

6. Патент ФРГ № 2341216.

7. Патент США №.3482177, фиг.4.

Изобретение относится к области радиотехники и связи и может быть использовано для усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах). Технический результат заключается в увеличении максимального уровня выходного тока дифференциального усилителя (ДУ) при сохранении высокой стабильности сквозного тока в диапазоне рабочих температур и нестабильности напряжения источника питания (ИП). ДУ содержит входной дифференциальный каскад (ДК) (1) с источником опорного тока (2) в общей эмиттерной цепи (3), имеющий первый (4) и второй (5) токовые выходы (ТВ), первый (6) и второй (7) двухполюсники активной нагрузки (ДАН), первый транзистор (Т) (8) цепи обратной связи (ЦОС) и первый выходной Т (9), базы которых объединены и подключены к первому ТВ (4) ДК (1) и первому ДАН (6), а эмиттеры подключены к шине первого (10) ИП, второй Т (11) ЦОС и второй выходной Т (12), базы которых объединены и подключены ко второму ТВ (5) ДК (1) и второму ДАН (7), а эмиттеры подключены к шине первого (10) ИП, выходное токовое зеркало (13), вход которого соединен с коллектором Т (9), а выход подключен к коллектору Т (12) и выходу (14) ДУ, причем коллекторы Т (8) и Т (11) ЦОС связаны с общей эмиттерной цепью (3) ДК (1). В схему введены первый (15) и второй (16) вспомогательные резисторы (Р), а также первый (17) и второй (18) вспомогательные Т, коллекторы Т (8 и 11) ЦОС связаны с общей эмиттерной цепью (3) ДК (1) Р (15 и 16), база Т (17) подключена к коллектору Т (8) ЦОС и эмиттеру Т (18), а его эмиттер соединен с базой Т (18) и коллектором Т (11) ЦОС, причем коллекторы Т (17 и 18) связаны с шиной второго (19) ИП. 4 ил.

Дифференциальный усилитель класса АВ, содержащий входной дифференциальный каскад (1) с источником опорного тока (2) в общей эмиттерной цепи (3), имеющий первый (4) и второй (5) токовые выходы, первый (6) и второй (7) двухполюсники активной нагрузки, первый транзистор (8) цепи обратной связи и первый выходной транзистор (9), базы которых объединены и подключены к первому токовому выходу (4) входного дифференциального каскада (1) и первому двухполюснику активной нагрузки (6), а эмиттеры подключены к шине первого (10) источника питания, второй транзистор (11) цепи обратной связи и второй выходной транзистор (12), базы которых объединены и подключены ко второму токовому выходу (5) входного дифференциального каскада (1) и второму двухполюснику активной нагрузки (7), а эмиттеры подключены к шине первого (10) источника питания, выходное токовое зеркало (13), вход которого соединен с коллектором первого выходного транзистора (9), а выход подключен к коллектору второго выходного транзистора (12) и выходу дифференциального усилителя (14), причем коллекторы первого (8) и второго (11) транзисторов цепи обратной связи связаны с общей эмиттерной цепью (3) входного дифференциального каскада (1), отличающийся тем, что в схему введены первый (15) и второй (16) вспомогательные резисторы, а также первый (17) и второй (18) вспомогательные транзисторы, коллекторы первого (8) и второго (11) транзисторов цепи обратной связи связаны с общей эмиттерной цепью (3) входного дифференциального каскада (1) через вспомогательные резисторы (15) и (16), база первого вспомогательного транзистора (17) подключена к коллектору первого выходного транзистора (8) цепи обратной связи и эмиттеру второго вспомогательного транзистора (18), а его эмиттер соединен с базой второго вспомогательного транзистора (18) и коллектором второго (11) транзистора цепи обратной связи, причем коллекторы первого (17) и второго (18) вспомогательных транзисторов связаны с шиной второго (19) источника питания.