АНАЛОГОВЫЙ ПЕРЕМНОЖИТЕЛЬ НАПРЯЖЕНИЙ Российский патент 2010 года по МПК G06G7/12 

Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления. Аналоговый перемножитель является базовым узлом современных систем приема и обработки сигналов ВЧ- и СВЧ-диапазонов, аналоговой вычислительной и измерительной техники.

В настоящее время в аналоговой микросхемотехнике в составе перемножителей двух напряжений, систем электронной регулировки усиления широкое применение находит так называемая перемножающаяся ячейка Джильберта (фиг.1). Такая структура стала основой построения практически всех известных в настоящее время прецизионных аналоговых перемножителей сигналов на основе дифференциальных каскадов [1-36]. В этой связи задача улучшения параметров этого функционального узла относится к числу достаточно актуальных задач современной микроэлектроники.

В цифровых интегральных микросхемах результатом увеличения скорости обработки информации стали тенденции постоянного уменьшения напряжения питания, что является «анафемой» в аналоговом проектировании с высокими характеристиками. При технологических нормах 350 нм (напряжение питания 3.3 В) по-прежнему достаточно схемотехнических возможностей для аналоговых проектирований с высокими характеристиками, хотя наличие 5 В питания было бы предпочтительнее. При нормах 180 нм (1.8 В) процесс усложняется и статические характеристики аналоговых устройств страдают. При 90÷130 нм технологии необходимо развитие новых подходов к проектированию микросхем, ориентированных на обеспечение работоспособности при низковольтном питании.

В рамках собственных программ развития ряд ведущих микроэлектронных фирм, в т.ч. российских, начинает использовать технологическое оборудование для 0,25 мкм SiGe-технологии SGB25VD, способное в рамках единого цикла изготовить высококачественные гетеропереходы. Это позволяет реализовать субмикронные транзисторы X диапазона, а также использовать экономичные режимы для СВЧ интегральных схем относительно высокого уровня интеграции. Однако технология SGB25VD накладывает дополнительные и существенные для схемотехники аналоговых микросхем ограничения, выражающиеся в невозможности использования комплементарных транзисторов и относительно низковольтных режимов их работы (U_кэ.max=2,9÷3,0 В). Создание IP блоков для SiGe технологии SGB25VD является (наряду с ее освоением) важнейшей задачей для зарубежных и отечественных центров проектирования аналоговых микросхем.

Ближайшим прототипом заявляемого устройства является аналоговый перемножитель напряжений (АПН, фиг.1), рассмотренный в патентной заявке US №2006/0232334 fig, содержащий первый дифференциальный каскад 1, имеющий первый 2 и второй 3 токовые выходы, первый 4 и второй 5 потенциальные входы и токовый вход 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй дифференциальный каскад 7, имеющий первый 8 и второй 9 токовые выходы, первый 10 и второй 11 потенциальные входы и токовый вход 12 в общей эмиттерной цепи второго дифференциального каскада 7, второй 5 потенциальный вход первого 1 дифференциального каскада соединен с первым 10 потенциальным входом второго дифференциального каскада 7 и первым входом 13 первого канала перемножения «X», первый 4 потенциальный вход первого дифференциального каскада 1 связан со вторым 11 потенциальным входом второго дифференциального каскада 7 и вторым входом 14 первого канала перемножения «Y», первый 15 управляемый источник опорного тока, выход которого соединен с токовым входом 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй 16 управляемый источник опорного тока, выход которого соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада. Причем первый 2 токовый выход первого дифференциального каскада соединен с первым 8 токовым выходом второго 7 дифференциального каскада, а второй 3 токовый выход первого 1 дифференциального каскада соединен со вторым 9 токовым выходом второго 7 дифференциального каскада.

Первый существенный недостаток известного перемножителя состоит в том, что он неработоспособен при низковольтном питании ±1,5 В.

Второй существенный недостаток известного перемножителя состоит в том, что он обладает повышенной чувствительностью основных параметров к асимметрии противофвазных управляющих сигналов u_y и по каналу «Y».

Основная цель предлагаемого изобретения состоит в выполнении АПН только на транзисторах SiGe техпроцесса при напряжениях питания ±1,5 В и обеспечении высокой линейности перемножения по каналу «Y», в том числе при существенной ассиметрии сигналов управления u_y и .

Поставленная цель достигается тем, что в АПН, содержащем первый дифференциальный каскад 1, имеющий первый 2 и второй 3 токовые выходы, первый 4 и второй 5 потенциальные входы и токовый вход 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй дифференциальный каскад 7, имеющий первый 8 и второй 9 токовые выходы, первый 10 и второй 11 потенциальные входы и токовый вход 12 в общей эмиттерной цепи второго дифференциального каскада 7, второй 5 первым 10 потенциальным входом второго дифференциального каскада 7 и первым входом 13 первого канала перемножения «X», первый 4 потенциальный вход первого дифференциального каскада 1 связан со вторым 11 потенциальным входом второго дифференциального каскада 7 и вторым входом 14 первого канала перемножения «Y», первый 15 управляемый источник опорного тока, выход которого соединен с токовым входом 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй 16 управляемый источник опорного тока, выход которого соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада. Причем первый 2 токовый выход первого дифференциального каскада соединен с первым 8 токовым выходом второго 7 дифференциального каскада, а второй 3 токовый выход первого 1 дифференциального каскада соединен со вторым 9 токовым выходом второго 7 дифференциального каскада, предусмотрены новые элементы и связи - в схему введен первый дополнительный составной транзистор 17, база которого является первым 18 входом канала перемножения «Y», коллектор (эмиттер) соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада, а эмиттер (коллектор) связан с токовым входом 6 в общей эмиттерной цепи первого 1 дифференциального каскада.

На фиг.1 показана схема АПН-прототипа, а на фиг.2 и 3 - схемы заявляемого АПН в соответствии с п.1 формулы изобретения для разных вариантов включения эмиттера (коллектора) первого дополнительного составного транзистора 17.

На фиг.4-8 приведены частные варианты построения первого дополнительного составного транзистора 17:

- фиг.4 в соответствии с п.2 формулы изобретения;

- фиг.5 в соответствии с п.3 формулы изобретения;

- фиг.6 в соответствии с п.4 формулы изобретения;

- фиг.7 в соответствии с п.5 формулы изобретения;

- фиг.8 - дополнительный пример построения составного транзистора 17.

Схема АПН фиг.9 соответствует п.1 формулы изобретения при выполнении первого дополнительного составного транзистора 17 по схеме фиг.7.

Схема АПН фиг.10 соответствует п.1 формулы изобретения при выполнении первого дополнительного составного транзистора 17 по схеме фиг.4. Данный вариант АПН рекомендуется использовать в режиме смесителя двух сигналов.

Схема фиг.11 соответствует п.6 формулы изобретения, при котором вводится второй дополнительный составной транзистор, реализованный в частном случае на базе элементов 26^*, 27^*, 28^*.

На фиг.12 показан АПН, в котором в качестве составного транзистора 17 используется схема фиг.8.

В АПН фиг.13 применена схема составного транзистора фиг.6.

На фиг.14 приведена схема АПН фиг.9 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НЛП "Пульсар», а на фиг.15 показаны зависимости, характеризующие ее перемножающие свойства - четырехквадрантные проходные статические характеристики.

На фиг.16 приведена схема АПН фиг.11 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП "Пульсар», а на фиг.17 показаны зависимости, характеризующие ее перемножающие свойства - четырехквадрантные проходные статические характеристики.

Заявляемый АПН фиг.2 содержит первый дифференциальный каскад 1, имеющий первый 2 и второй 3 токовые выходы, первый 4 и второй 5 потенциальные входы и токовый вход 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй дифференциальный каскад 7, имеющий первый 8 и второй 9 токовые выходы, первый 10 и второй 11 потенциальные входы и токовый вход 12 в общей эмиттерной цепи второго дифференциального каскада 7, второй 5 потенциальный вход первого 1 дифференциального каскада соединен с первым 10 потенциальным входом второго дифференциального каскада 7 и первым входом 13 первого канала перемножения «X», первый 4 потенциальный вход первого дифференциального каскада 1 связан со вторым 11 потенциальным входом второго дифференциального каскада 7 и вторым входом 14 первого канала перемножения «Y», первый 15 управляемый источник опорного тока, выход которого соединен с токовым входом 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй 16 управляемый источник опорного тока, выход которого соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада. Причем первый 2 токовый выход первого дифференциального каскада соединен с первым 8 токовым выходом второго 7 дифференциального каскада, а второй 3 токовый выход первого 1 дифференциального каскада соединен со вторым 9 токовым выходом второго 7 дифференциального каскада. В схему введен первый дополнительный составной транзистор 17, база которого является первым 8 входом канала перемножения «Y», коллектор (эмиттер) соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада, а эмиттер (коллектор) связан с токовым входом 6 в общей эмиттерной цепи первого 1 дифференциального каскада.

В схеме составного транзистора фиг.4 в соответствии с п.2 формулы изобретения первый дополнительный составной транзистор 17 содержит первый вспомогательный транзистор 26, коллектор которого соединен с первым 27 вспомогательным источником опорного тока и через первый 28 вспомогательный р-n переход связан с коллектором первого дополнительного составного транзистора 17.

В схеме составного транзистора фиг.5 в соответствии с п.3 формулы изобретения первый дополнительный составной транзистор 17 содержит второй вспомогательный транзистор 29, эмиттер которого соединен со вторым 30 вспомогательным источником опорного тока и через второй 31 вспомогательный р-n переход связан с эмиттером первого дополнительного составного транзистора 17.

В схеме фиг.6 в соответствии с п.4 формулы изобретения первый дополнительный составной транзистор 17 содержит третий вспомогательный транзистор 32, эмиттер которого соединен с третьим 33 вспомогательным источником опорного тока и через первый вспомогательный резистор 34 связан с четвертым 34 вспомогательным источником опорного тока, который через первую цепь согласования потенциалов 36 соединен с коллектором первого дополнительного составного транзистора 17.

В схеме фиг.7 в соответствии с п.5 формулы изобретения первый дополнительный составной транзистор 17 содержит четвертый вспомогательный транзистор 37, эмиттер которого соединен с эмиттером дополнительного составного транзистора 17 через второй вспомогательный резистор 38 и связан с пятым 39 вспомогательным источником опорного тока, а коллектор четвертого вспомогательного транзистора 37 соединен с шестым 40 вспомогательным источником опорного тока 40 и через вторую 41 цепь согласования потенциалов соединен с коллектором первого дополнительного составного транзистора 17.

В схеме фиг.11 в соответствии с п.6 формулы изобретения введен второй дополнительный составной транзистор 17^*, реализованный в частном случае на элементах 26^*, 27^*, 28^*, база которого является вторым 18^* входом канала перемножения «Y», коллектор (эмиттер) соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада, а эмиттер (коллектор) связан с токовым входом 6 в общей эмиттерной цепи первого 1 дифференциального каскада.

Рассмотрим работу АПН фиг.2 при конкретном выполнении составного транзистора 17, например фиг.7. Этому случаю соответствует АПН фиг.9.

В статическом режиме ток через масштабирующий резистор 38 схемы фиг.9 равен нулю, так как потенциалы на его выводах одинаковы.

Известно, что для выполнения операции перемножения двух напряжений u_x и u_y в АПН, реализованном на перемножающей ячейке Джильберта, необходимо обеспечить противофазное изменение токов под действием напряжения (u_y) канала «Y» в общих эмиттерных цепях 6 и 12. В заявляемой схеме АПН этот эффект реализуется следующим образом.

Если u_y получает положительное приращение, то ток i_R через резистор 38 изменяется

где R₃₈ - сопротивление резистора 38.

Таким образом, благодаря новым связям в схеме фиг.9 обеспечивается противофазное, причем симметричное управление общими эмиттерными токами транзисторов 22, 23 и 24, 25 от одного источника сигнала u_y - ток общей эмиттерной цепи (токового входа 6) уменьшается, а ток общей эмиттерной цепи 12 - увеличивается на i_R. Данное соотношение токов является одним из необходимых условий для перемножения напряжений u_x и u_y.

При этом следует заметить, что допустимый линейный диапазон изменения напряжения u_y по каналу «Y» определяется в общем случае произведением

где I₃₉ - ток двухполюсника 39;

R₃₈ - сопротивление резистора 38 (фиг.9).

Что касается диапазона линейной работы АПН фиг.9 по каналу «X», то он, также как и в АПН-прототипе, достаточно мал (10-50 мВ). Это позволяет использовать АПН фиг.9 в качестве смесителя двух сигналов u_x и u_y. Для повышения диапазона перемножения по каналу «X» следует использовать традиционный схемотехнический прием - включение по входу «X» логарифмирующих диодов.

Представленные на фиг.15 зависимости подтверждают, что заявляемое устройство выполняет функции перемножителя напряжений. Однако в отличие от АПН-прототипа предлагаемая схема имеет напряжение питания Еп≥±(1÷1,2) В и не требует обязательного применения двуполярных сигналов u_y и (противофазного управления по каналу «Y»), что благотворительно сказывается на работе АПН в диапазоне высоких частот и исключает необходимость применения специальных формирователей дифференциального сигнала, так называемых каскадов «balun» (см. патенты US №2008/0122538; US №5.945.878; US №2005/0200412 и др.).

Библиографический список

1. Патент GB 2.318.470, H03F 3/45.

2. Патент ЕР 1.369.992.

3. Патент США №5.874.857.

4. Патент США №6.456.142, фиг.8.

5. Патент США №3.931.583, фиг.9.

6. Патентная заявка США №2007/0139114, фиг.1.

7. Патентная заявка США №2005/0073362, фиг.1.

8. Патент США №5.057.787.

9. Патентная заявка WO 2004/041298.

10. Патент США №5.389.840, фиг.1А.

11. Патент США №5.883.539, фиг.1.

12. Патентная заявка США №2005/0052239.

13. Патент США №5.151.625, фиг.1.

14. Патент США №4.458.211, фиг.5.

15. Патентная заявка США №2005/0030096, фиг.6.

16. Патентная заявка США №2007/0090876.

17. Патент США №6.727.755.

18. Патент США №5.552.734, фиг.13, фиг.16.

19. Патентная заявка США №2006/0232334.

20. Патент США №5.767.727.

21. Патент США №6.229.395, фиг.2.

22. Патент США №5.115.409.

23. Патентная заявка США №2005/0231283, фиг.1.

24. Патентная заявка США №2006/0066362, фиг.15.

25. Патент США №5.151.624, фиг.1, фиг.2.

26. Патент США №5.329.189, фиг.2.

27. Патент США №4.704.738.

28. Патент США №4.480.337.

29. Патент США №5.825.231.

30. Патент США №6.211.718, фиг.1, фиг.2.

31. Патент США №5.151.624.

32. Патент США №5.329.189.

33. Патент США №5.331.289.

34. Патент GB №2.323.728.

35. Патентная заявка США №2008/0122540, фиг.1.

36. Патент США №4.965.528.

Изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления. Техническим результатом является обеспечение работоспособности аналогового перемножителя напряжений при напряжениях питания ±1,5 В и обеспечение высокой линейности перемножения по каналу «Y», в том числе при существенной ассиметрии сигналов управления u_у и . Для этого АПН содержит первый дифференциальный каскад (1), имеющий токовые выходы (2) и (3), потенциальные входы (4) и (5) и токовый вход (6), второй дифференциальный каскад (7), имеющий токовые выходы (8) и (9), потенциальные входы (10) и (11) и токовый вход (12). При этом второй (5) потенциальный вход первого (1) дифференциального каскада соединен с первым (10) потенциальным входом второго дифференциального каскада (7) и первым входом (13) первого канала перемножения «X», первый (4) потенциальный вход первого дифференциального каскада (1) связан со вторым (11) потенциальным входом второго дифференциального каскада (7) и вторым входом (14) первого канала перемножения «Y». Также АПН содержит первый (15) управляемый источник опорного тока и второй (16) управляемый источник опорного тока. В схему введен первый дополнительный составной транзистор (17), база которого является первым (18) входом канала перемножения «Y», коллектор (эмиттер) соединен с токовым входом (12) в общей эмиттерной цепи второго (7) дифференциального каскада, а эмиттер (коллектор) связан с токовым входом (6) в общей эмиттерной цепи первого (1) дифференциального каскада. 4 з.п. ф-лы, 17 ил.

1. Аналоговый перемножитель напряжений, содержащий первый дифференциальный каскад (1), имеющий первый (2) и второй (3) токовые выходы, первый (4) и второй (5) потенциальные входы и токовый вход (6) в общей эмиттерной цепи первого дифференциального каскада (1), второй дифференциальный каскад (7), имеющий первый (8) и второй (9) токовые выходы, первый (10) и второй (11) потенциальные входы и токовый вход (12) в общей эмиттерной цепи второго дифференциального каскада (7), второй (5) потенциальный вход первого (1) дифференциального каскада соединен с первым (10) потенциальным входом второго дифференциального каскада (7) и первым входом (13) первого канала перемножения «X», первый (4) потенциальный вход первого дифференциального каскада (1) связан со вторым (И) потенциальным входом второго дифференциального каскада (7) и вторым входом (14) первого канала перемножения «Y», первый (15) управляемый источник опорного тока, выход которого соединен с токовым входом (6) в общей эмиттерной цепи первого дифференциального каскада (1), второй (16) управляемый источник опорного тока, выход которого соединен с токовым входом (12) в общей эмиттерной цепи второго (7) дифференциального каскада, причем первый (2) токовый выход первого дифференциального каскада соединен с первым (18) токовым выходом второго (7) дифференциального каскада, а второй (3) токовый выход первого (1) дифференциального каскада соединен со вторым (9) токовым выходом второго (7) дифференциального каскада, отличающийся тем, что в схему введен первый дополнительный составной транзистор (17), база которого является первым (8) входом канала перемножения «Y», коллектор (эмиттер) соединен с токовым входом (12) в общей эмиттерной цепи второго (7) дифференциального каскада, а эмиттер (коллектор) связан с токовым входом (6) в общей эмиттерной цепи первого (1) дифференциального каскада.

2. Устройство по п.1, отличающееся тем, что первый дополнительный составной транзистор (17) содержит первый вспомогательный транзистор (26), коллектор которого соединен с первым (27) вспомогательным источником опорного тока и через первый (28) вспомогательный р-n-переход связан с коллектором первого дополнительного составного транзистора (17).

3. Устройство по п.1, отличающееся тем, что первый дополнительный составной транзистор (17) содержит второй вспомогательный транзистор (29), эмиттер которого соединен со вторым (30) вспомогательным источником опорного тока и через второй (31) вспомогательный р-n-переход связан с эмиттером первого дополнительного составного транзистора (17).

4. Устройство по п.1, отличающееся тем, что первый дополнительный составной транзистор (17) содержит третий вспомогательный транзистор (32), эмиттер которого соединен с третьим (33) вспомогательным источником опорного тока и через первый вспомогательный резистор (34) связан с четвертым (34) вспомогательным источником опорного тока, который через первую цепь согласования потенциалов (36) соединен с коллектором первого дополнительного составного транзистора (17).

5. Устройство по п.1, отличающееся тем, что первый дополнительный составной транзистор (17) содержит четвертый вспомогательный транзистор (37), эмиттер которого соединен с эмиттером дополнительного составного транзистора (17) через второй вспомогательный резистор (38) и связан с пятым (39) вспомогательным источником опорного тока, а коллектор четвертого вспомогательного транзистора (37) соединен с шестым (40) вспомогательным источником опорного тока (40) и через вторую (41) цепь согласования потенциалов соединен с коллектором первого дополнительного составного транзистора (17).

6. Устройство по п.1, отличающееся тем, что в схему введен второй дополнительный составной транзистор (17*), база которого является вторым (18*) входом канала перемножения «Y», коллектор (эмиттер) соединен с токовым входом (12) в общей эмиттерной цепи второго (7) дифференциального каскада, а эмиттер (коллектор) связан с токовым входом (6) в общей эмиттерной цепи первого (1) дифференциального каскада.