АНАЛОГОВЫЙ ПЕРЕМНОЖИТЕЛЬ НАПРЯЖЕНИЙ Российский патент 2010 года по МПК H03F3/45 

Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления. Аналоговый перемножитель является базовым узлом современных систем приема и обработки сигналов ВЧ и СВЧ-диапазонов, аналоговой вычислительной и измерительной техники.

В настоящее время в аналоговой микросхемотехнике в составе перемножителей двух напряжений, систем электронной регулировки усиления широкое применение находит так называемая перемножающаяся ячейка Джильберта (фиг.1). Такая структура стала основой построения практически всех известных в настоящее время прецизионных аналоговых перемножителей сигналов на основе дифференциальных каскадов [1-36]. В этой связи задача улучшения параметров этого функционального узла относится к числу достаточно актуальных задач современной микроэлектроники.

В цифровых интегральных микросхемах результатом увеличения скорости обработки информации стали тенденции постоянного уменьшения напряжения питания, что является «анафемой» в аналоговом проектировании с высокими характеристиками. При технологических нормах 350 нм (напряжение питания 3.3 В) по прежнему достаточно схемотехнических возможностей для аналоговых проектирований с высокими характеристиками, хотя наличие 5 В питания было бы предпочтительнее. При нормах 180 нм (1.8 В) процесс усложняется и статические характеристики аналоговых устройств страдают. При 90÷130 нм технологии необходимо развитие новых подходов к проектированию микросхем, ориентированных на обеспечение работоспособности при низковольтном питании.

В рамках собственных программ развития ряд ведущих микроэлектронных фирм, в т.ч. российских, начинают использовать технологическое оборудование для 0,25 мкм SiGe-технологии SGB25VD, способное в рамках единого цикла изготовить высококачественные гетеропереходы. Это позволяет реализовать субмикронные транзисторы Х диапазона, а также использовать экономичные режимы для СВЧ интегральных схем относительно высокого уровня интеграции. Однако технология SGB25VD накладывает дополнительные и существенные для схемотехники аналоговых микросхем ограничения, выражающиеся в невозможности использования комплементарных транзисторов и относительно низковольтных режимов их работы (U_кэ.maxmах=2,9÷3,0 В). Создание IP блоков для SiGe технологии SGB25VD является (наряду с ее освоением) важнейшей задачей для зарубежных и отечественных центров проектирования аналоговых микросхем.

Существуют схемотехнические методы, позволяющие использовать однотипные n-р-n транзисторы с относительно низким напряжением их питания в структуре не только различных узлов и устройств, но и СФ блоков систем на кристалле. Этот важнейший для указанной проблемы теоретический результат позволяет в перспективе расширить область практического использования SGB25VD SiGe технологии и, следовательно, повысить технико-экономические показатели микроэлектронных изделий. Так, например, создание специальной под указанную технологию схемотехники аналоговых перемножителей позволит не только повысить качественные показатели СВЧ-фильтров, квадратурных модуляторов и демодуляторов и других устройств нового поколения, образующих СФ блоки СВЧ РЭА специального назначения, так и создать принципиально новую номенклатуру ИС более широкого функционального применения.

Ближайшим прототипом заявляемого устройства является аналоговый перемножитель напряжений (АПМ, фиг.1), рассмотренный в патенте США №4458211 (фиг.5), содержащий первый дифференциальный каскад 1, имеющий первый 2 и второй 3 токовые выходы, первый 4 и второй 5 потенциальные входы и токовый вход 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй дифференциальный каскад 7, имеющий первый 8 и второй 9 токовые выходы, первый 10 и второй 11 потенциальные входы и токовый вход 12 в общей эмиттерной цепи второго дифференциального каскада 7, причем второй 5 потенциальный вход первого 1 дифференциального каскада соединен с первым 10 потенциальным входом второго дифференциального каскада 7 и первым входом 13 первого канала перемножения «X», первый 4 потенциальный вход первого дифференциального каскада 1 связан со вторым 11 потенциальным входом второго дифференциального каскада 7 и вторым входом 14 первого канала перемножения «У», первый 15 управляемый источник опорного тока, выход которого соединен с токовым входом 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй 16 управляемый источник опорного тока, выход которого соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада, преобразователь «управляющее напряжение-ток» 17, имеющий управляющий вход 18 и токовый выход 19, первый 20 и второй 21 двухполюсники нагрузки, причем первый двухполюсник нагрузки 20 соединен с первым 2 токовым выходом первого 1 дифференциального каскада 4 и первым 8 токовым выходом второго 7 дифференциального каскада, второй двухполюсник нагрузки 21 соединен со вторым 3 токовым выходом первого 1 дифференциального каскада и вторым 9 токовым выходом второго дифференциального каскада 7.

Существенный недостаток известного перемножителя состоит в том, что он не может быть реализован на n-р-n биполярных транзисторах, обеспечивающих (в сравнении с полевыми транзисторами техпроцесса SGB25VD) более низковольтные режимы активной работы аналоговых устройств и более высокий диапазон рабочих частот. Кроме этого, выходное статическое напряжение известного АПМ оказывается всегда смещенным к шине положительного источника питания, что затрудняет согласование статических режимов АПМ фиг.1 и других аналоговых устройств, подключаемых к его выходу.

Основная цель предлагаемого изобретения состоит в выполнении АПМ только на n-р-n биполярных транзисторах техпроцесса SGB25VD - путем обеспечения высокой линейности перемножения по каналу «У».

Первая дополнительная цель - создание условий для получения выходных напряжений АПМ, смещенных к общей шине источников питания, что позволяет обеспечить эффективное согласование статических режимов АПМ по выходу с его последующим функциональным узлом.

Вторая дополнительная цель - обеспечение работоспособности АПМ при сравнительно низкоомных СВЧ нагрузках (50 Ом), подключаемых к выходам 27 и 29.

Поставленная цель достигается тем, что в АПМ, содержащем первый дифференциальный каскад 1, имеющий первый 2 и второй 3 токовые выходы, первый 4 и второй 5 потенциальные входы и токовый вход 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй дифференциальный каскад 7, имеющий первый 8 и второй 9 токовые выходы, первый 10 и второй 11 потенциальные входы и токовый вход 12 в общей эмиттерной цепи второго дифференциального каскада 7, причем второй 5 потенциальный вход первого 1 дифференциального каскада соединен с первым 10 потенциальным входом второго дифференциального каскада 7 и первым входом 13 первого канала перемножения «X», первый 4 потенциальный вход первого дифференциального каскада 1 связан со вторым 11 потенциальным входом второго дифференциального каскада 7 и вторым входом 14 первого канала перемножения «У», первый 15 управляемый источник опорного тока, выход которого соединен с токовым входом 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй 16 управляемый источник опорного тока, выход которого соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада, преобразователь «управляющее напряжение-ток» 17, имеющий управляющий вход 18 и токовый выход 19, первый 20 и второй 21 двухполюсники нагрузки, причем первый двухполюсник нагрузки 20 соединен с первым 2 токовым выходом первого 1 дифференциального каскада 4 и первым 8 токовым выходом второго 7 дифференциального каскада (ДК), второй двухполюсник нагрузки 21 соединен со вторым 3 токовым выходом первого 1 дифференциального каскада и вторым 9 токовым выходом второго дифференциального каскада 7, предусмотрены новые элементы и связи - токовый выход 19 преобразователя «управляющее напряжение-ток» 17 соединен с токовым входом 6 в общей эмиттерной цепи первого дифференциального каскада 1, первый 20 и второй 21 двухполюсники нагрузки связаны с первым 22 и вторым 23 входами дополнительного выходного дифференциального усилителя 24, выход 25 для синфазного сигнала которого соединен с управляющими входами 26 и 27 управляемых источников опорного тока 15 и 16.

На фиг.1 показана схема АПМ-прототипа, а на фиг.2 - схема заявляемого АПМ в соответствии с п.1 формулы изобретения.

На фиг.3 показан преобразователь «управляющее напряжение-ток» 17, который содержит N параллельно включенных транзисторов 30, эмиттеры которых объединены и соединены со вспомогательным источником опорного тока 31 и через масштабирующий резистор 32 связаны с токовым выходом 19 преобразователя «управляющее напряжение-ток» 17.

На фиг.4 показан АПМ фиг.2 для случая, когда дополнительный дифференциальный усилитель 24 реализован на базе транзисторов 33 и 34, резисторах нагрузки 35 и 36 и двухполюснике 37.

На фиг.5 показана зависимость коэффициента усиления по напряжению K_u=u_вых/u_х АПМ фиг.4 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП "Пульсар» от уровня статического напряжения U_var=U_y на входе «Вх.у» канала «У». Такой режим измерения K_u характеризует применение заявляемого АПМ в качестве управляемого усилителя.

Фиг.6 иллюстрирует «перемножающие» свойства АПМ фиг.4 в диапазоне средних частот. Здесь показана зависимость выходного напряжения АПМ U_вых от входного U_x при разных напряжениях канала «У» U_y=-400 мB÷+400 мВ=var.

Заявляемый АПМ фиг.2 содержит первый дифференциальный каскад 1, имеющий первый 2 и второй 3 токовые выходы, первый 4 и второй 5 потенциальные входы и токовый вход 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй дифференциальный каскад 7, имеющий первый 8 и второй 9 токовые выходы, первый 10 и второй 11 потенциальные входы и токовый вход 12 в общей эмиттерной цепи второго дифференциального каскада 7, причем второй 5 потенциальный вход первого 1 дифференциального каскада соединен с первым 10 потенциальным входом второго дифференциального каскада 7 (ДК) и первым входом 13 первого канала перемножения «X», первый 4 потенциальный вход первого дифференциального каскада 1 связан со вторым 11 потенциальным входом второго дифференциального каскада 7 и вторым входом 14 первого канала перемножения «У», первый 15 управляемый источник опорного тока, выход которого соединен с токовым входом 6 в общей эмиттерной цепи первого дифференциального каскада 1, второй 16 управляемый источник опорного тока, выход которого соединен с токовым входом 12 в общей эмиттерной цепи второго 7 дифференциального каскада, преобразователь «управляющее напряжение-ток» 17, имеющий управляющий вход 18 и токовый выход 19, первый 20 и второй 21 двухполюсники нагрузки, причем первый двухполюсник нагрузки 20 соединен с первым 2 токовым выходом первого дифференциального каскада 4 и первым 8 токовым выходом второго 7 дифференциального каскада, второй двухполюсник нагрузки 21 соединен со вторым 3 токовым выходом первого 1 дифференциального каскада и вторым 9 токовым выходом второго дифференциального каскада 7. Токовый выход 19 преобразователя «управляющее напряжение-ток» 17 соединен с токовым входом 6 в общей эмиттерной цепи первого дифференциального каскада 1, первый 20 и второй 21 двухполюсники нагрузки связаны с первым 22 и вторым 23 входами дополнительного выходного дифференциального усилителя 24, выход 25 для синфазного сигнала которого соединен с управляющими входами 26 и 27 управляемых источников опорного тока 15 и 16.

В схеме фиг.3, в соответствии с п.2 формулы изобретения, преобразователь «управляющее напряжение-ток» 17 содержит N параллельно включенных транзисторов 30, эмиттеры которых объединены и соединены со вспомогательным источником опорного тока 31 и через масштабирующий резистор 32 связаны с токовым выходом 19 преобразователя «управляющее напряжение-ток» 17. В частном случае авторы рекомендуют выбирать N=4, что повышает симметрию регулированной характеристики фиг.5.

Рассмотрим работу АПМ фиг.2.

В статическом режиме ток через масштабирующий резистор 32 равен нулю, так как потенциалы на его выводах одинаковы. Отрицательная обратная связь по синфазному сигналу, которая вводится через дополнительный выходной ДУ 24 и управляемые источники тока 15 и 16 в эмиттерные цепи каскадов 1 и 7, обеспечивает равенство суммы выходных токов каскадов 1 и 7 токам двухполюсников 20 и 21. При нулевых входных токах по входам 23 и 22

где I₂, I₃, I₈, I₉ - статические выходные токи ДК (1) и ДК (7) узлов 2, 3, 8, 9.

Причем статические токи по общим эмиттерным цепям 6 и 12 (I₆, I₁₂) устанавливается одинаковыми

Известно, что для выполнения операции перемножения двух напряжений u_x и u_y в АПН, реализованном на перемножающей ячейке Джильберта на базе первого (1) и второго (7) ДК, необходимо обеспечить противофазное изменение под действием напряжения (u_y) на канале «Y» (вход 18) токов в общих эмиттерных цепях (6) первого ДК (I₆) и второго ДК (I₁₂). В заявляемой схеме АПМ этот эффект реализуется следующим образом.

Если u_y получает положительное приращение, то ток i_R через резистор 32 изменяется

где R₃₂ - сопротивление резистора 32;

i_вых.l9 - выходной ток преобразователя 17.

В первый момент времени все приращение тока i_R поступает в низкоомную эмиттерную цепь первого ДК (1), что создает положительное приращение выходного синфазного напряжения u_c=0,5(u_23.с+u_22.c), а также выходного тока i_25.c по синфазному выходу 25 дополнительного выходного дифференциального усилителя 24 и, следовательно, выходных токов управляемых источников опорного тока 15 и 16.

В результате приращение выходного тока преобразователя 17 i_выx.19=i_R складывается из двух составляющих

где i₆ - ток общей эмиттерной цепи 6;

i₅ - выходной ток управляемого источника тока.

В связи с идентичностью управляемых источников тока 15 и 16 ток общей эмиттерной цепи 12

Таким образом, благодаря введению отрицательной обратной связи по синфазному сигналу в схеме фиг.2 обеспечивается противофазное, причем симметричное управление эмиттерными токами транзисторов первого 1 и второго 7 дифференциальных каскадов - ток общей эмиттерной цепи (токового входа 6) уменьшается, а ток общей эмиттерной цепи 12 увеличивается на 0,5i_R. Данное соотношение токов является одним из необходимых условий для перемножения напряжений u_x и u_y.

При этом следует заметить, что допустимый линейный диапазон изменения напряжения u_y по каналу «У» определяется в общем случае произведением

где I₃₁ - ток двухполюсника 31 преобразователя 17 (фиг.4);

R₃₂ - сопротивление резистора 32 (фиг.4).

Что касается диапазона линейной работы АПМ фиг.2 (фиг.4) по каналу «X», то он, также как и в АПМ-прототипе, достаточно мал (10-50 мВ). Это позволяет использовать АПМ фиг.2 (фиг.4) в качестве смесителя двух сигналов u_x и u_y. Для повышения диапазона перемножения по каналу «X» следует использовать традиционный схемотехнический прием - включение по входу «X» логарифмических диодов.

За счет введения в схему выходного дифференциального усилителя 24 в АПМ фиг.4 реализуются достаточно высокие коэффициенты усиления по напряжению K_u при низкоомной нагрузке (R_н=50 Ом).

Замечательная особенность схемы фиг.2 (фиг.4) - возможность получения выходного статического синфазного напряжения на выходах 27 и 29 (U_вых.с), близкого к нулю. Это упрощает согласование АПМ с другими функциональными узлами, подключенными к его выходам 27 и 29. В частном случае, за счет введения в эмиттеры транзисторов 33 и 34 вспомогательных р-n переходов можно практически всегда получить U_вых.с≈0.

Представленные на фиг.5 и 6 зависимости подтверждают, что заявляемое устройство выполняет функции перемножителя напряжений. Однако в отличие от АПМ-прототипа предлагаемая схема может быть реализована только на однотипных n-р-n транзисторах (фиг.4), что положительно влияет на частотный диапазон АПМ и его характеристики как смесителя сигналов.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент GB 2.318.470, H03F 3/45.

2. Патент ЕР 1.369.992.

3. Патент США №5.874.857.

4. Патент США №6.456.142, фиг.8.

5. Патент США №3.931.5 83, фиг.9.

6. Патентная заявка США №2007/0139114, фиг.1.

7. Патентная заявка США №2005/0073362, фиг.1.

8. Патент США №5.057.787.

9. Патентная заявка WO 2004/041298.

10. Патент США №5.389.840, фиг.1А.

11. Патент США №5.883.539, фиг.1.

12. Патентная заявка США №2005/0052239.

13. Патент США №5.151.625, фиг.1.

14. Патент США №4.458.211, фиг.5.

15. Патентная заявка США №2005/0030096, фиг.6.

16. Патентная заявка США №2007/0090876.

17. Патент США №6.727.755.

18. Патент США №5.552.734, фиг.13, фиг.16.

19. Патентная заявка США №2006/0232334.

20. Патент США №5.767.727.

21. Патент США №6.229.395, фиг.2.

22. Патент США №5.115.409.

23. Патентная заявка США №2005/0231283, фиг.1.

24. Патентная заявка США №2006/0066362, фиг.15.

25. Патент США №5.151.624, фиг.1, фиг.2.

26. Патент США №5.329.189, фиг.2.

27. Патент США №4.704.738.

28. Патент США №4.480.337.

29. Патент США №5.825.231.

30. Патент США №6.211.718, фиг.1, фиг.2.

31. Патент США №5.151.624.

32. Патент США №5.329.189.

33. Патент США №5.331.289.

34. Патент GB №2.323.728.

35. Патентная заявка США №2008/0122540, фиг.1.

36. Патент США №4.965.528.

Изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки, умножителях частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления. Достигаемый технический результат - обеспечение высокой линейности перемножения. Аналоговый перемножитель напряжений содержит два дифференциальных каскада, два управляемых источника опорного тока, преобразователь «управляющее напряжение-ток», два двухполюсника нагрузки и дополнительный выходной дифференциальный усилитель. 1 з.п. ф-лы, 6 ил.

1. Аналоговый перемножитель напряжений, содержащий первый дифференциальный каскад (1), имеющий первый (2) и второй (3) токовые выходы, первый (4) и второй (5) потенциальные входы и токовый вход (6) в общей эмиттерной цепи первого дифференциального каскада (1), второй дифференциальный каскад (7), имеющий первый (8) и второй (9) токовые выходы, первый (10) и второй (11) потенциальные входы и токовый вход (12) в общей эмиттерной цепи второго дифференциального каскада (7), причем второй (5) потенциальный вход первого (1) дифференциального каскада соединен с первым (10) потенциальным входом второго дифференциального каскада (7) и первым входом (13) первого канала перемножения «X», первый (4) потенциальный вход первого дифференциального каскада (1) связан со вторым (11) потенциальным входом второго дифференциального каскада (7) и вторым входом (14) первого канала перемножения «Y», первый (15) управляемый источник опорного тока, выход которого соединен с токовым входом (6) в общей эмиттерной цепи первого дифференциального каскада (1), второй (16) управляемый источник опорного тока, выход которого соединен с токовым входом (12) в общей эмиттерной цепи второго (7) дифференциального каскада, преобразователь «управляющее напряжение - ток» (17), имеющий управляющий вход (18) и токовый выход (19), первый (20) и второй (21) двухполюсники нагрузки, причем первый двухполюсник нагрузки (20) соединен с первым (2) токовым выходом первого (1) дифференциального каскада (4) и первым (8) токовым выходом второго (7) дифференциального каскада, второй двухполюсник нагрузки (21) соединен со вторым (3) токовым выходом первого (1) дифференциального каскада и вторым (9) токовым выходом второго дифференциального каскада (7), отличающийся тем, что токовый выход (19) преобразователя «управляющее напряжение - ток» (17) соединен с токовым входом (6) в общей эмиттерной цепи первого дифференциального каскада (1), первый (20) и второй (21) двухполюсники нагрузки связаны с первым (22) и вторым (23) входами дополнительного выходного дифференциального усилителя (24), выход (25) для синфазного сигнала которого соединен с управляющими входами (26) и (27) управляемых источников опорного тока (15) и (16).

2. Устройство по п.1, отличающееся тем, что преобразователь «управляющее напряжение - ток» (17) содержит N параллельно включенных транзисторов (30), эмиттеры которых объединены и соединены со вспомогательным источником опорного тока (31) и через масштабирующий резистор (32) связаны с токовым выходом (19) преобразователя «управляющее напряжение - ток» (17).