СМЕСИТЕЛЬ АНАЛОГОВЫХ СИГНАЛОВ Российский патент 2012 года по МПК H03D7/12 

Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в радиоприемных и радиопередающих радиотехнических устройствах. Аналоговый смеситель сигналов (АСС) является базовым узлом современных систем приема и обработки сигналов ВЧ- и СВЧ-диапазонов.

Аналоговые смесители сигналов реализуются, в основном, на базе перемножающей ячейки Гильберта, которая совершенствовалась в более чем 50 патентах ведущих микроэлектронных фирм (см., например, [1-8]). Предлагаемое изобретение относится к данному классу устройств.

Ближайшим прототипом заявляемого устройства является аналоговый смеситель сигналов (фиг.1), рассмотренный в патентне US 7812775 fig.20, содержащий первый 1 и второй 2 входные транзисторы канала «X», эмиттеры которых объединены и соединены с коллектором первого 3 входного транзистора канала «Y», третий 4 и четвертый 5 входные транзисторы канала «X», эмиттеры которых объединены и соединены с коллектором второго 6 входного транзистора канала «Y», первый 7 источник входного сигнала канала «X», соединенный с базами первого 1 и четвертого 5 входных транзисторов канала «X», второй 8 источник входного сигнала канала «X», связанный с базами второго 2 и третьего 4 входных транзисторов канала «X», первый 9 двухполюсник коллекторной нагрузки, включенный между первым 10 выходом устройства, соединенным с коллекторами первого 1 и третьего 4 входных транзисторов канала «X» и первым 11 источником питания, второй 12 двухполюсник коллекторной нагрузки, включенный между вторым 13 выходом устройства, соединенным с коллекторами второго 2 и четвертого 5 входных транзисторов канала «X» и первым 11 источником питания, первый 14 источник сигнала канала «Y», связанный с базой первого 3 входного транзистора канала «Y», второй 15 источник сигнала канала «Y», связанный с базой второго 6 входного транзистора канала «Y», масштабирующий резистор 16, включенный между эмиттером первого 3 входного транзистора канала «Y» и эмиттером второго 6 входного транзистора канала «Y», первый 17 токостабилизирующий двухполюсник, включенный между эмиттером первого 3 входного транзистора канала «Y» и вторым 18 источником питания, второй 19 токостабилизирующий двухполюсник, включенный между эмиттером второго 6 входного транзистора канала «Y» и вторым 18 источником питания, причем фазы первого 7 и второго 8 источников входного сигнала канала «X», а также фазы первого 14 и второго 15 источников сигнала канала «Y» противоположны.

Существенный недостаток известного смесителя состоит в том, что с повышением частоты сигнала по каналу «Y» свыше уровня 5÷6 ГГц (техпроцесс SGB25VD) его основные характеристики ухудшаются.

Основная задача предлагаемого изобретения состоит в расширении полосы пропускания смесителя по каналу «Y» в СВЧ-диапазоне при его реализации на элементной базе техпроцесса SGB25VD.

Поставленная задача решается тем, что смесителе аналоговых сигналов, фиг.1, содержащем первый 1 и второй 2 входные транзисторы канала «X», эмиттеры которых объединены и соединены с коллектором первого 3 входного транзистора канала «Y», третий 4 и четвертый 5 входные транзисторы канала «X», эмиттеры которых объединены и соединены с коллектором второго 6 входного транзистора канала «Y», первый 7 источник входного сигнала канала «X», соединенный с базами первого 1 и четвертого 5 входных транзисторов канала «X», второй 8 источник входного сигнала канала «X», связанный с базами второго 2 и третьего 4 входных транзисторов канала «X», первый 9 двухполюсник коллекторной нагрузки, включенный между первым 10 выходом устройства, соединенным с коллекторами первого 1 и третьего 4 входных транзисторов канала «X» и первым 11 источником питания, второй 12 двухполюсник коллекторной нагрузки, включенный между вторым 13 выходом устройства, соединенным с коллекторами второго 2 и четвертого 5 входных транзисторов канала «X» и первым 11 источником питания, первый 14 источник сигнала канала «Y», связанный с базой первого 3 входного транзистора канала «Y», второй 15 источник сигнала канала «Y», связанный с базой второго 6 входного транзистора канала «Y», масштабирующий резистор 16, включенный между эмиттером первого 3 входного транзистора канала «Y» и эмиттером второго 6 входного транзистора канала «Y», первый 17 токостабилизирующий двухполюсник, включенный между эмиттером первого 3 входного транзистора канала «Y» и вторым 18 источником питания, второй 19 токостабилизирующий двухполюсник, включенный между эмиттером второго 6 входного транзистора канала «Y» и вторым 18 источником питания, причем фазы первого 7 и второго 8 источников входного сигнала канала «X», а также фазы первого 14 и второго 15 источников сигнала канала «Y» противоположны, предусмотрены новые элементы и связи - первый 20 корректирующий конденсатор, включенный по переменному току между эмиттером первого 3 входного транзистора канала «Y» и общей шиной первого 11 и второго 18 источников питания, второй 21 корректирующий конденсатор, включенный по переменному току между эмиттером второго 6 входного транзистора канала «Y» и общей шиной первого 11 и второго 18 источников питания.

На фиг.1 показана схема АСС-прототипа, а на фиг.2 - схема заявляемого АСС в соответствии с формулой изобретения.

На фиг.3 приведена схема АСС фиг.2 в среде компьютерного моделирования Cadence на моделях SiGe-интегральных транзисторов, а на фиг.4 показана зависимость модуля коэффициента передачи АСС по каналу «Y» от частоты (при сравнительно низкоомных двухполюсниках 9 и 12 (R9=R12=500 Ом и выборе C20=C21=C4=150 фФ).

Фиг.5 иллюстрирует зависимость модуля коэффициента передачи АСС фиг.3 при изменении емкостей конденсаторов 20 и 21 в диапазоне до 0÷150 фФ.

На чертеже фиг.6 показана зависимость верхней граничной частоты АСС фиг.3 (f_в) от емкостей корректирующих конденсаторов 20, 21 (С20=С21=Сп=0÷150 фФ).

Заявляемый смеситель аналоговых сигналов фиг.2 содержит первый 1 и второй 2 входные транзисторы канала «X», эмиттеры которых объединены и соединены с коллектором первого 3 входного транзистора канала «Y», третий 4 и четвертый 5 входные транзисторы канала «X», эмиттеры которых объединены и соединены с коллектором второго 6 входного транзистора канала «Y», первый 7 источник входного сигнала канала «X», соединенный с базами первого 1 и четвертого 5 входных транзисторов канала «X», второй 8 источник входного сигнала канала «X», связанный с базами второго 2 и третьего 4 входных транзисторов канала «X», первый 9 двухполюсник коллекторной нагрузки, включенный между первым 10 выходом устройства, соединенным с коллекторами первого 1 и третьего 4 входных транзисторов канала «X» и первым 11 источником питания, второй 12 двухполюсник коллекторной нагрузки, включенный между вторым 13 выходом устройства, соединенным с коллекторами второго 2 и четвертого 5 входных транзисторов канала «X» и первым 11 источником питания, первый 14 источник сигнала канала «Y», связанный с базой первого 3 входного транзистора канала «Y», второй 15 источник сигнала канала «Y», связанный с базой второго 6 входного транзистора канала «Y», масштабирующий резистор 16, включенный между эмиттером первого 3 входного транзистора канала «Y» и эмиттером второго 6 входного транзистора канала «Y», первый 17 токостабилизирующий двухполюсник, включенный между эмиттером первого 3 входного транзистора канала «Y» и вторым 18 источником питания, второй 19 токостабилизирующий двухполюсник, включенный между эмиттером второго 6 входного транзистора канала «Y» и вторым 18 источником питания, причем фазы первого 7 и второго 8 источников входного сигнала канала «X», а также фазы первого 14 и второго 15 источников сигнала канала «Y» противоположны. В схему введен первый 20 корректирующий конденсатор, включенный по переменному току между эмиттером первого 3 входного транзистора канала «Y» и общей шиной первого 11 и второго 18 источников питания, второй 21 корректирующий конденсатор, включенный по переменному току между эмиттером второго 6 входного транзистора канала «Y» и общей шиной первого 11 и второго 18 источников питания.

На фиг.2 первый 14 и второй 15 источники сигнала по каналу «Y» содержат, в частном случае, элементы 22÷26.

Рассмотрим работу АСС фиг.2 в диапазоне высоких частот. При изменении входного напряжения по каналу «Y» на базе транзистора 3 через емкость коллектор-база транзистора 3 (С_кб.3) и емкость корректирующего конденсатора 20 (С₂₀) создаются токи i_ск3 и i_c20, зависящие от частоты сигнала и численных значений С_кб.3 и С₂₀. Ток через конденсатор 20 поступает в эмиттер, а затем в коллектор транзистора 3. Поэтому в узле «A» (при определенном выборе численных значений С₂₀ и С_к3) происходит взаимная компенсация противоположно направленных паразитных составляющих токов i_ск3 и i_c20. Как следствие, частотный диапазон АСС по каналу «Y» существенно расширяется (фиг.6).

Указанный положительный эффект, как показал эксперимент, реализуется только при оптимальном выборе величин С₂₀ и С₂₁:С₂₀≈1÷1,2 С_кб.3, С₂₁≈1÷1,2 С_кб.6. Это хорошо согласуется с рассмотренными выше теоретическими представлениями о взаимной компенсации емкостей С_кб.3 и С₂₀, а также С_кб.6 и С₂₁.

Таким образом, предлагаемое техническое решение характеризуется более высоким частотным диапазоном.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США №6456142 fig.8.

2. Патент США №5821810.

3. Патент США №5184088.

4. Патентная заявка США №2006/0232334.

5. Патент США №7676212.

6. Патент Японии JP 3095241.

7. Патент EP 1455441.

8. Патент США №4344188 fig.3.

Изобретение относится к области радиотехники и связи и может быть использовано в радиоприемных и радиопередающих радиотехнических устройствах. Технический результат заключается в расширении полосы пропускания смесителя по каналу «Y» в СВЧ-диапазоне при его реализации на элементной базе техпроцесса SGB25VD. Смеситель аналоговых сигналов содержит с первого по четвертый входные транзисторы канала «X», первый и второй транзисторы канала «Y», первый и второй двухполюсники коллекторной нагрузки, масштабирующий резистор, первый и второй стабилизирующие двухполюсники, первый и второй корректирующие конденсаторы. 6 ил.

Смеситель аналоговых сигналов, содержащий первый (1) и второй (2) входные транзисторы канала «X», эмиттеры которых объединены и соединены с коллектором первого (3) входного транзистора канала «Y», третий (4) и четвертый (5) входные транзисторы канала «X», эмиттеры которых объединены и соединены с коллектором второго (6) входного транзистора канала «Y», первый (7) источник входного сигнала канала «X», соединенный с базами первого (1) и четвертого (5) входных транзисторов канала «X», второй (8) источник входного сигнала канала «X», связанный с базами второго (2) и третьего (4) входных транзисторов канала «X», первый (9) двухполюсник коллекторной нагрузки, включенный между первым (10) выходом устройства, соединенным с коллекторами первого (1) и третьего (4) входных транзисторов канала «X» и первым (11) источником питания, второй (12) двухполюсник коллекторной нагрузки, включенный между вторым (13) выходом устройства, соединенным с коллекторами второго (2) и четвертого (5) входных транзисторов канала «X» и первым (11) источником питания, первый (14) источник сигнала канала «Y», связанный с базой первого (3) входного транзистора канала «Y», второй (15) источник сигнала канала «Y», связанный с базой второго (6) входного транзистора канала «Y», масштабирующий резистор (16), включенный между эмиттером первого (3) входного транзистора канала «Y» и эмиттером второго (6) входного транзистора канала «Y», первый (17) токостабилизирующий двухполюсник, включенный между эмиттером первого (3) входного транзистора канала «Y» и вторым (18) источником питания, второй (19) токостабилизирующий двухполюсник, включенный между эмиттером второго (6) входного транзистора канала «Y» и вторым (18) источником питания, причем фазы первого (7) и второго (8) источников входного сигнала канала «X», а также фазы первого (14) и второго (15) источников сигнала канала «Y» противоположны, отличающийся тем, что в схему введен первый (20) корректирующий конденсатор, включенный по переменному току между эмиттером первого (3) входного транзистора канала «Y» и общей шиной первого (11) и второго (18) источников питания, второй (21) корректирующий конденсатор, включенный по переменному току между эмиттером второго (6) входного транзистора канала «Y» и общей шиной первого (11) и второго (18) источников питания.