РЕЗЕРВИРОВАННЫЙ РЕГИСТР В МНОГОФАЗНОМ КОДЕ Российский патент 2013 года по МПК G11C19/00 G11C11/16 

Изобретение относится к вычислительной технике и предназначается в основном для использования в электроприводах постоянного и переменного тока с цифровым управлением.

Известен регистр, выполняющий функции приема, хранения и передачи информации. Информация хранится в регистре в виде слова, представленного комбинацией сигналов "0" и "1". Каждому разряду числа, записанному в регистр, соответствует свой разряд регистра, выполненный на основе триггеров RS_t [1].

Данный регистр может быть использован для сигналов многофазного кода, но он обладает рядом недостатков, которые заключаются в возможности приема ошибочной информации, хранении ошибочной информации и возникновении ошибок во время ее хранения, низкой помехозащищенности и достоверности работы.

Наиболее близким к предлагаемому решению по технической сущности является регистр с блоком коррекции, выполненный на RS_t-триггерах, элементах И и ИЛИ, где входные шины соединены с выходами RS_t-триггеров ячеек памяти, выходы блока коррекции соединены с элементами И данной ячейки памяти и являются выходами регистра [2].

Особенностью многофазного кода является то, что для любой кодовой комбинации

кольцевой последовательной записи его сигналов где $$a_{m+i}={\overline{a}}_i$$ , $${\overline{a}}_{m+i}=a_i$$ , где i=1, 2, …, m, всегда есть подряд идущие m нулей и m единиц [3].

Регистр, приведенный в [2], при обнаружении и исправлении ошибки, не исправляет ошибки на границе нулей и единиц в последовательности сигналов многофазного кода. В процессе прохождения такой ошибки результирующая информация регистра искажается.

Цель изобретения - резервирование и повышение надежности регистра.

Поставленная цель достигается тем, что в регистр, содержащий ячейки памяти информационных сигналов Ra, блок коррекции, введены ячейки памяти контрольных сигналов Rx и блоки исправления ошибок, входы которых соединены с блоком коррекции и с элементами ячеек памяти Rx, Ra, при этом выходы блоков исправления ошибок контрольной части X'(x₁', х₂', х₃') и информационной части A'(a₁'…a_m') соединены с элементами ячеек памяти Rx, Ra соответственно и являются выходами регистра.

На фиг.1 изображена структурная схема резервирования регистра. Резервированный регистр в многофазном коде 1 содержит ячейки памяти информационных Ra, где a=1…m и контрольных сигналов Rx, где х=1…3, шину управления 4, блок коррекции 2 и блоки исправления ошибок контрольной части 3 и информационной 5.

Предлагаемый регистр работает следующим образом.

При подаче напряжением с уровнем логической единицы на шину 4 информация поступает в регистр и устанавливает его триггеры в ячейках памяти в соответствии с этими сигналами. Сигналы с выходов триггера после исправления ошибок в блоке 2 поступают на блоки исправления ошибок 3 и 5, с выходов которых поступают на выходные регистры. В режиме хранения информации снимается сигнал с шины 4. В этом случае исправленная от ошибок информация с выходов регистра снова подается на входы триггеров и устанавливает их в положения, соответствующие кодовой комбинации многофазного кода.

Методика обнаружения и исправления ошибок в блоках 3 и 5 основана на добавлении контрольных разрядов. Для исправления всех одиночных ошибок многофазного кода достаточно три контрольных сигнала, поскольку кодовое расстояние между любыми кодовыми комбинациями равно или более 3.

Зависимости многофазных сигналов (a₁, a₂, a₃…a_m) с эквивалентными цифрами контрольной части (x₁, х₂, х₃) представлены на фиг.2. Кодовая последовательность контрольных разрядов 0, 6, 3 циклически повторяется [3]. Аналогично образуются сигналы контрольных разрядов для любого числа фаз, кратных трем. Основание системы счисления многофазного кода Р=2m. Контрольные сигналы на входе блока исправления ошибок сформированы независимо в предыдущем устройстве - источнике m фазных сигналов и определяются зависимостями:

$$\begin{array}{l}{x}_1=a_1\oplus a_2\oplus a_4\oplus a_5\oplus a_7\oplus a_8\oplus \dots \oplus a_{m-2}\oplus a_{m-1};\\ x_2=a_1\oplus a_3\oplus a_4\oplus a_6\oplus a_7\oplus a_9\oplus \dots \oplus a_{m-2}\oplus a_m;\left(1\right)\\ x_3=a_2\oplus a_3\oplus a_5\oplus a_6\oplus a_8\oplus a_9\oplus \dots \oplus a_{m-1}\oplus a_m.\end{array}$$

Работа по исправлению одиночной ошибки, возникающая в любом разряде кода, поясняется на фиг.3, где в ячейках n-мерного пространства проставлены разрешенные кодовые комбинации 0, 1, 2, …, 11 в соответствии с зависимостью сигналов многофазного кода a₁-a₆ от сигналов контрольных разрядов x₁, x₂, x₃.

На фиг.4 кроме ячеек с разрешенными кодовыми комбинациями заполнены ячейки с кодовыми комбинациями одиночных ошибок.

На фиг.5 (а, б, в, г, д, е), учитывая, что a₁={1, 2, 3, 4, 5, 6}, а₂={2, 3, 4, 5, 6, 7}, а₃={3, 4, 5, 6, 7, 8}, а₄={4, 5, 6, 7, 8, 9}, а₅={5, 6, 7, 8, 9, 10}, а₆={6, 7, 8, 9, 10, 11}, представлены геометрические образы сигналов a₁'-a₆' соответственно.

Для каждого геометрического образа сигналов a₁'-a_m' выбираются те ячейки пространства, которые однозначно включаются в эти сигналы. Эта процедура позволяет получить в многомерном пространстве фигуры для сигналов многофазного кода a₁'-a_m', оптимальное покрытие которых определяет функции блока исправления ошибок. При исправлении одиночных ошибок многофазного кода сигналы на выходе блока 3 для фаз i, i+1, m определяются зависимостями:

$$a_i^{\text{'}}=a_{i+1}{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_{i+1}{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_i{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_1}\vee a_i{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_i{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_1}\vee a_{i-1}{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_i{x}_1{x}_2{x}_3$$

$$a_{i+1\text{'}}=a_{i+1}{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_{i+1}{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_{i+1}{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_3}\vee a_i{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_{i+1}{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_{i+2}{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_{i+1}{x}_1{x}_2{x}_3$$

$$a_{i+2\text{'}}=a_{i+1}{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_{i+2}{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_{i+2}{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_3}\vee a_{i+3}{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_{i+2}{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_{i+2}{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_{i+2}{x}_1{x}_2{x}_3$$

при этом для первой фазы шестое слагаемое в выражении для $$a_i^{\text{'}}$$ запишется в виде:

$$\dots \vee {\overline{a}}_{{}_m}{x}_1{x}_2{\overline{x}}_{{}_3}\vee \dots ;$$

если фаза последняя четвертое слагаемое в выражении для a_i+2' запишется в виде:

$$\dots \vee {\overline{a}}_{{}_1}{\overline{x}}_{{}_1}{x}_2{x}_3\vee \dots ;$$

где i=1, 4, 7…, m-2;

m - количество фаз многофазного кода.

a_i, a_i+1, a_i+2, a_m - входные сигналы фаз i, i+1, i+2, m регистра;

$$a_i^{\text{'}}$$ , a_i+1', a_m' - исправленные выходные сигналы фаз регистра.

Например, для шестифазного кода логическая схема исправления ошибок во всех шести фазах в аналитической форме имеет следующий вид:

$$a_1^{\text{'}}=a_2{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_2{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_1{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_3}\vee a_1{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_1{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee {\overline{a}}_{{}_6}{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_1{x}_1{x}_2{x}_3$$

$$a_2^{\text{'}}=a_2{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_2{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_2{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_3}\vee a_1{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_2{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_3{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_2{x}_1{x}_2{x}_3$$

$$a_3^{\text{'}}=a_2{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_3{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_3{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_3}\vee a_4{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_3{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_3{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_3{x}_1{x}_2{x}_3$$

$$a_4^{\text{'}}=a_5{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_5{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_4{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_3}\vee a_4{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_4{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_3{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_4{x}_1{x}_2{x}_3$$

$$a_5^{\text{'}}=a_5{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_5{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_5{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_3}\vee a_4{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_5{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_6{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_5{x}_1{x}_2{x}_3$$

$$a_6^{\text{'}}=a_5{\overline{x}}_{{}_1}{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_6{x}_1{\overline{x}}_{{}_2}{x}_3\vee a_6{\overline{x}}_{{}_1}{x}_2{\overline{x}}_{{}_3}\vee {\overline{a}}_{{}_1}{\overline{x}}_{{}_1}{x}_2{x}_3\vee a_6{x}_1{\overline{x}}_{{}_2}{\overline{x}}_{{}_3}\vee a_6{x}_1{x}_2{\overline{x}}_{{}_3}\vee a_6{x}_1{x}_2{x}_3.$$

Аналогичным образом происходит исправление ошибок в сигналах многофазного кода для любой фазности, кратной трем.

На фиг.6 (а, б, в), учитывая, что x₁={2, 4, 7, 10}, х₂={2, 3, 6, 7), х₃={4, 5, 6, 7}, представлены геометрические образы контрольных сигналов х₁'-х₃' соответственно.

Схема исправления ошибок контрольных разрядов 5 для m-фазного кода в аналитической форме записи имеет вид:

$$\begin{array}{l}x{}_1\text{'}=(a_1\oplus a_2\oplus a_4\oplus a_5\oplus \dots \oplus a_{m-2}\oplus a_{m-1})(x_1\vee x_2{\overline{x}}_{{}_3});\\ x_2\text{'}=x_1\vee x_3;\left(2\right)\\ x_3\text{'}=(a_2\oplus a_3\oplus a_5\oplus a_6\oplus \dots \oplus a_{m-1}\oplus a_m)(x_3\vee {\overline{x}}_{{}_1}{x}_2).\end{array}$$

Таким образом, предлагаемый многофазный регистр позволяет принимать информацию с одновременным исправлением всех одиночных ошибок, в том числе на границе нулей и единиц в последовательности многофазного кода, за счет введения контрольных сигналов и блока исправления ошибок. А обратные связи с выхода регистра на его вход позволяют сохранить информацию и не дают помехам установить триггер в нештатные состояния.

ЛИТЕРАТУРА

1. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. М.: Советское радио, 1975 г., с.104-111.

2. АС 987681. МПК⁷ G11C 19/00. Регистр / В.И.Кочергин // Открытия. Изобретения. 1983. №1.

3. Кочергин В.И. Теория многомерных цифро-векторных множеств. Томск: Изд-во ТГУ, 2007. стр.122-134.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении надежности и помехоустойчивости электроприводов с цифровым управлением за счет повышения достоверности функционирования устройств, содержащих ячейки памяти. Резервированный регистр, содержащий ячейки памяти информационных сигналов Ra, с которых по сигналам с шины управления данные поступают в блок коррекции, причем в регистр введены ячейки памяти контрольных сигналов Rx и блоки исправления ошибок, входы которых соединены с блоком коррекции и с элементами ячеек памяти Rx, Ra, при этом выходы блоков исправления ошибок контрольной части X'(x₁', x₂', x₃') и информационной части A'(a₁'…a_m') соединены с элементами ячеек памяти Rx, Ra соответственно и являются выходами регистра. 6 ил.

Резервированный регистр, содержащий ячейки памяти информационных сигналов Ra, с которых по сигналам с шины управления данные поступают в блок коррекции, отличающийся тем, что введены ячейки памяти контрольных сигналов Rx и блоки исправления ошибок, входы которых соединены с блоком коррекции и с элементами ячеек памяти Rx, Ra, при этом выходы блоков исправления ошибок контрольной части X'(x₁', x₂', x₃') и информационной части A'(a₁'…a_m') соединены с элементами ячеек памяти Rx, Ra соответственно и являются выходами регистра.