РЕЛЯТОРНЫЙ МОДУЛЬ Российский патент 2013 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны реляторные модули (см., например, патент РФ 2188453, кл. G06G 7/25, 2002 г.), которые содержат реляторы и могут реализовать любую из функций вида ext₁(x₁,ext₂(x₂,x₃)), где х₁, х₂, х₃ - входные аналоговые сигналы; ext_m=max либо ext_m=min $$\left(m=\overline{\mathrm{1,2}}\right)$$ .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности и низкое быстродействие, обусловленные соответственно тем, что не выполняется реализация любой из функций вида ext₁ (x₁, ext₂ (x₂, ext₃ (x₃, x₄))) и максимальное время задержки распространения сигнала равно 2τ_p, где τ_p есть время задержки релятора.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (фиг.2 в описании изобретения к патенту РФ 2281550, кл. G06G 7/52, 2006 г.), который содержит релятор и может реализовать любую из функций вида ext(x₁, x₂), где х₁, х₂ - входные аналоговые сигналы; ext=max либо ext=min.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций вида ext₁(x₁, ext₂(x₂, ext₃(x₃, x₄))).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из функций вида ext₁(x₁, ext₂(x₂, ext₃(x₃, x₄))), где х₁, х₂, х₃, х₄ - входные аналоговые сигналы; ext_m=max либо ext_m=min $$\left(m=\overline{\mathrm{1,3}}\right)$$ , при сохранении быстродействия прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем релятор, который содержит компаратор, подключенный выходом к первому входу элемента исключающее или, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора, особенность заключается в том, что в него введены пять аналогичных упомянутому реляторов, в каждом из шести реляторов третий и четвертый входы соединены соответственно с входами размыкающего и замыкающего ключей, вход управления, объединенные первый, четвертый и объединенные второй, третий входы i-го $$\left(i=\overline{\mathrm{2,4}}\right)$$ релятора соединены соответственно с первым настроечным, первым и i-ым информационными входами реляторного модуля, вход управления и первый, второй, третий входы j-го $$\left(j=\overline{\mathrm{5,6}}\right)$$ релятора подключены соответственно к второму настроечному и второму, (j-2)-му информационным входам реляторного модуля, выходу (j-2)-го релятора, а выход второго релятора соединен с четвертыми входами пятого, шестого реляторов, выходы которых соединены соответственно с четвертым, третьим входами первого релятора, подключенного входом управления, первым, вторым входами и выходом соответственно к третьему настроечному, третьему, четвертому информационным входам и выходу реляторного модуля.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого реляторного модуля и схема релятора, использованного при построении указанного модуля.

Реляторный модуль содержит реляторы 1₁, …, 1₆. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента исключающее или 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и раз мыкающего ключей 4₁ и 4₂, входы которых являются соответственно четвертым и третьим входами релятора, первый, второй входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора 2 и объединенными выходами ключей 4₁, 4₂. Вход управления, объединенные первый, четвертый и объединенные второй, третий входы релятора 1_i $$\left(i=\overline{\mathrm{2,4}}\right)$$ соединены соответственно с первым настроечным, первым и i-ым информационными входами реляторного модуля, вход управления и первый, второй, третий входы релятора 1_j $$\left(j=\overline{\mathrm{5,6}}\right)$$ подключены соответственно к второму настроечному и второму, (j-2)-му информационным входам реляторного модуля, выходу релятора 1_j-2, а выход релятора 1₂ соединен с четвертыми входами реляторов 1₅, 1₆, выходы которых соединены соответственно с четвертым, третьим входами релятора 1₁, подключенного входом управления, первым, вторым входами и выходом соответственно к третьему настроечному, третьему, четвертому информационным входам и выходу реляторного модуля.

Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, второй, третий и четвертый информационные входы подаются соответственно аналоговые сигналы (напряжения) x₁, x₂, x₃ и x₄; на его первом, втором, третьем настроечных входах фиксируются соответственно необходимые управляющие сигналы g₁, g₂, g₃∈{0,1}. Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 4₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 4₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Таким образом, сигнал Z на выходе предлагаемого реляторного модуля при всех возможных вариантах упорядочения сигналов x₂, x₃, x₄ и всех возможных комбинациях значений сигналов g₂, g₃ будет принимать значения, указанные в представленной ниже таблице, в которой

$$ex{t}_1=\{\begin{array}{l}\max приg_1=0\\ \min =приg_1=1\end{array}.$$

Варианты упорядочения Z g₂=g₃=1 g₂=1, g₃=0 g₂=0, g₃=1 g₂=g₃=0 x₂<x₃<x₄ ext₁(x_l, x₂) ext₁(x₁, x₂) ext₁(x₁, x₃) ext₁(x₁, x₄) x₂<x₄<x₃ ext₁(x₁, x₂) ext₁(x₁, x₂) ext₁(x₁, x₄) ext₁(x_l, x₃) x₃<x₂<x₄ ext₁(x₁, x₃) ext₁(x₁, x₂) ext₁(x₁, x₂) ext₁(x₁, x₄) x₃<x₄<x₂ ext₁(x₁, x₃) ext₁(x₁, x₄) ext₁(x_l, x₂) ext₁(x₁, x₂) x₄<x₂<x₃ ext₁(x₁, x₄) ext₁(x₁, x₂) ext₁(x₁, x₂) ext₁(x₁, x₃) x₄<x₃<x₂ ext₁(x₁, x₄) ext₁(x₁, x₃) ext₁(x₁, x₂) ext₁(x₁, x₂)

С учетом данных, приведенных в таблице, имеем

Z=ext₁(x₁, ext₂(x₂, ext₃(x₃, x₄))),

$$гдеex{t}_m=\{\begin{array}{l}\max приg_m=0\\ \min приg_m=1\end{array}\left(m=\overline{\mathrm{1,3}}\right).$$

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, поскольку обеспечивает реализацию любой из функций вида ext₁(x₁, ext₂(x₂, ext₃(x₃, x₄))), где x₁, x₂, x₃, x₄ - входные аналоговые сигналы; ext_m=max либо ext_m=min $$\left(m=\overline{\mathrm{1,3}}\right)$$ . При этом максимальное время задержки распространения сигнала в предлагаемом реляторном модуле, как и в прототипе, равно τ_p, где τ_p есть время задержки релятора.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из функций вида ext₁(x₁, ext₂(x₂, ext₃(x₃, x₄))), где x₁, x₂, x₃, x₄ - входные аналоговые сигналы; ext_m=max либо ext_m=min, при сохранении быстродействия. Реляторный модуль предназначен для воспроизведения бесповторных функций бесконечнозначной логики и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Реляторный модуль содержит шесть реляторов (1₁, …, 1₆), каждый из которых содержит компаратор (2), элемент исключающее или (3), замыкающий и размыкающий ключи (4₁ и 4₂). За счет указанных реляторов обеспечена реализация любой из функций вида ext₁(x₁ext₂(x₂, ext₃(x₃, x₄))), где x₁, x₂, x₃, x₄ - входные аналоговые сигналы; ext_m=max либо ext_m=min ( $$m=\overline{\mathrm{1,3}}$$ ), при максимальном времени задержки распространения сигнала, равном времени задержки релятора. 1 ил., 1 табл.

Реляторный модуль, предназначенный для реализации бесповторных функций бесконечнозначной логики, содержащий релятор, который содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора, отличающийся тем, что в него введены пять аналогичных упомянутому реляторов, в каждом из шести реляторов третий и четвертый входы соединены соответственно с входами размыкающего и замыкающего ключей, вход управления, объединенные первый, четвертый и объединенные второй, третий входы i-гo ( $$i=\overline{\mathrm{2,4}}$$ ) релятора соединены соответственно с первым настроечным, первым и i-ым информационными входами реляторного модуля, вход управления и первый, второй, третий входы j-го ( $$j=\overline{\mathrm{5,6}}$$ ) релятора подключены соответственно к второму настроечному и второму, (j-2)-мy информационным входам реляторного модуля, выходу (j-2)-гo релятора, а выход второго релятора соединен с четвертыми входами пятого, шестого реляторов, выходы которых соединены соответственно с четвертым, третьим входами первого релятора, подключенного входом управления, первым, вторым входами и выходом соответственно к третьему настроечному, третьему, четвертому информационным входам и выходу реляторного модуля.