РЕЛЯТОРНЫЙ МОДУЛЬ Российский патент 2013 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Известны реляторные модули (см., например, патент РФ 2112276, кл. G06G 7/25, 1998 г.), которые обеспечивают выбор минимального или максимального из двух входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех входных аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (патент РФ 2195701, кл. G06G 7/25, 2002 г.), который содержит реляторы и обеспечивает выбор минимального, медианного или максимального из трех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно тем, что прототип содержит шесть реляторов и максимальное время задержки распространения сигнала в нем равно 2 τ_р, где τ_р - время задержки релятора.

Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем пять реляторов, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, причем первый и второй компараторные входы релятора образованы соответственно неинвертирующим и инвертирующим входами компаратора, подключенного выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора, объединенные входы управления четвертого, пятого реляторов и объединенные входы управления первого, второго, третьего реляторов соединены соответственно с первым и вторым входами управления реляторного модуля, второй компараторный вход первого релятора и первый компараторный вход i-го $$(i=\overline{1,2})$$ релятора соединены соответственно с первым переключательным входом первого релятора и вторым переключательным входом i-го релятора, первый и второй выходы j-го $$(j=\overline{3,5})$$ релятора объединены, а первый выход третьего релятора подключен к выходу реляторного модуля, особенность заключается в том, что первый и второй выходы i-го релятора соединены с первым переключательным входом (i+3)-го релятора, второй компараторный вход и первый выход которого соединены соответственно с вторым переключательным входом (i+3)-го релятора и (3-i)-ым переключательным входом третьего релятора, второй компараторный, первый переключательный входы второго релятора объединены с вторым компараторным входом четвертого, первым компараторным входом третьего реляторов и вторым информационным входом реляторного модуля, первый и третий информационные входы которого соединены соответственно с объединенными первыми компараторными входами первого, второго, четвертого, пятого реляторов и объединенными вторыми компараторными входами первого, третьего, пятого реляторов.

На чертеже представлена схема предлагаемого реляторного модуля.

Реляторный модуль содержит реляторы 1₁, …, 1₅. Каждый релятор содержит компаратор 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, размыкающий и замыкающий ключи 4₁ и 4₂, причем первый и второй компараторные входы релятора образованы соответственно неинвертирующим и инвертирующим входами компаратора 2, подключенного выходом к первому входу элемента 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом ключей 4₁ и 4₂, входы которых образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора. Объединенные входы управления реляторов 1₄, 1₅ и объединенные входы управления реляторов 1₁, 1₂, 1₃ соединены соответственно с первым и вторым входами управления реляторного модуля, второй компараторный вход релятора 1₁ и первый компараторный вход релятора 1_i $$(i=\overline{1,2})$$ соединены соответственно с первым переключательным входом релятора 1₁ и вторым переключательным входом релятора 1_i, первый и второй выходы релятора 1_j $$(j=\overline{3,5})$$ объединены, первый выход релятора 1₃ подключен к выходу реляторного модуля, первый и второй выходы релятора 1_i соединены с первым переключательным входом релятора 1_i+3, второй компараторный вход и первый выход которого соединены соответственно с вторым переключательным входом релятора 1_i+3 и (3-i)-ым переключательным входом релятора 1₃, а второй компараторный, первый переключательный входы релятора 1₂ объединены с вторым компараторным входом релятора 1₄, первым компараторным входом релятора 1₃ и вторым информационным входом реляторного модуля, первый и третий информационные входы которого соединены соответственно с объединенными первыми компараторными входами реляторов 1₁, 1₂, 1₄, 1₅ и объединенными вторыми компараторными входами реляторов 1₁, 1₃, 1₅.

Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, второй и третий информационные входы подаются соответственно аналоговые сигналы (напряжения) х₁, х₂ и х₃; на его первом, втором входах управления фиксируются соответственно необходимые управляющие сигналы f₁,f₂∈{0,1}. Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом компараторном входе больше либо меньше сигнала на его втором компараторном входе, то ключ 4₁ соответственно разомкнут (замкнут) либо замкнут (разомкнут), а ключ 4₂ соответственно замкнут (разомкнут) либо разомкнут (замкнут). В представленной ниже таблице приведены все возможные варианты упорядочения сигналов х₁, х₂, х₃ и соответствующие этим вариантам значения сигнала Z на выходе предлагаемого реляторного модуля при некоторых комбинациях значений сигналов f₁ и f₂.

Варианты упорядочения Z f₁=0, f₂=1 f₁=f₂=0 f₁=1, f₂=0 x₁<x₂<x₃ х₁ x₂ х₃ x₂<x₃<x₁ x₂ х₃ х₁ x₃<x₁<x₂ x₃ x₁ x₂ x₃<x₂<x₁ х₃ x₂ х₁ x₂<х₁<x₃ x₂ x₁ х₃ x₁<x₃<x₂ x₁ х₃ x₂

С учетом данных, приведенных в таблице, операция, воспроизводимая предлагаемым модулем, определяется выражением

$$Z=\{\begin{array}{l}min(x_1,x_2,x_3)приf_1=0,f_2=1\\ med(x_1,x_2,x_3)приf_1=f_2=0\\ max(x_1,x_2,x_3)приf_1=1,f_2=0\end{array}$$

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обеспечивает выбор минимального, медианного или максимального из трех входных аналоговых сигналов и обладает меньшими по сравнению с прототипом аппаратурными затратами и более высоким быстродействием, поскольку содержит пять реляторов и максимальное время задержки распространения сигнала в нем равно τ_р, где τ_р - время задержки релятора.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др. Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей. Реляторный модуль предназначен для выбора минимального, медианного или максимального из трех входных аналоговых сигналов и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Реляторный модуль содержит пять реляторов (1₁, …, 1₅), каждый из которых содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), размыкающий и замыкающий ключи (4₁ и 4₂). 1 ил.

Реляторный модуль, предназначенный для выбора минимального, медианного или максимального из трех входных аналоговых сигналов, содержащий пять реляторов, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, причем первый и второй компараторные входы релятора образованы соответственно неинвертирующим и инвертирующим входами компаратора, подключенного выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора, объединенные входы управления четвертого, пятого реляторов и объединенные входы управления первого, второго, третьего реляторов соединены соответственно с первым и вторым входами управления реляторного модуля, второй компараторный вход первого релятора и первый компараторный вход i-го $$(i=\overline{1,2})$$ релятора соединены соответственно с первым переключательным входом первого релятора и вторым переключательным входом i-го релятора, первый и второй выходы j-го $$(i=\overline{3,5})$$ релятора объединены, а первый выход третьего релятора подключен к выходу реляторного модуля, отличающийся тем, что первый и второй выходы i-го релятора соединены с первым переключательным входом (i+3)-го релятора, второй компараторный вход и первый выход которого соединены соответственно с вторым переключательным входом (i+3)-го релятора и (3-i)-м переключательным входом третьего релятора, второй компараторный, первый переключательный входы второго релятора объединены с вторым компараторным входом четвертого, первым компараторным входом третьего реляторов и вторым информационным входом реляторного модуля, первый и третий информационные входы которого соединены соответственно с объединенными первыми компараторными входами первого, второго, четвертого, пятого реляторов и объединенными вторыми компараторными входами первого, третьего, пятого реляторов.