КВАЗИКОГЕРЕНТНЫЙ МОДУЛЯТОР СИГНАЛОВ БИНАРНОЙ ФАЗОВОЙ МАНИПУЛЯЦИИ Российский патент 2015 года по МПК H04L27/20 

Изобретение относится к радиотехнике и может быть использовано в системах телекоммуникации и цифровой передачи данных в составе радиотехнических комплексов.

Наиболее близким по технической сущности и достигаемому результату (прототипом) является модулятор сигналов фазовой телеграфии (авторское свидетельство СССР SU 1392628 A1 «Модулятор сигналов фазовой телеграфии», Московский авиационный институт им. Серго Орджоникидзе, В.Е. Мартиросов). Достоинства указанной схемы заключаются в повышенной скорости модуляции и в достаточной точности и стабильности установа дискретов фазы в условиях постоянного значения коэффициента петлевого усиления устройства, что достигается использованием специальной дополнительной цифровой ветви управления (блок 10 прототипа) частотой подстраиваемого генератора. Устройство работает в двух режимах: режим настройки частоты и фазы колебания подстраиваемого генератора и режим синхронной работы модулятора. В режиме настройки частоты и фазы выходной сигнал цифроаналогового преобразователя (ЦАП), имеющий вид периодического линейно изменяющегося ступенчатого напряжения, нарастает со скоростью определяемой частотой следования импульсов формируемых генератором счетных импульсов (ГСИ). При наличии рассогласования по частоте между колебанием эталонного генератора (ЭГ) и колебанием с выхода подстраиваемого генератора (ПГ) цифровая ветвь управления осуществляет монотонное и равномерное изменение частоты ПГ до момента синхронизации устройства по частоте. Далее осуществляется установка фазы выходного сигнала модулятора, которая определяется уровнем опорного напряжения. Таким образом, цифровая ветвь управления обеспечивает вхождение устройства в синхронный режим работы по частоте и определяет дискретную установку фазы в синхронном режиме работы. При этом старшие разряды реверсивного счетчика определяют полосу захвата синхронного режима квазикогерентного модулятора по частоте, а младшие разряды реверсивного счетчика регламентируют точность установа дискрета фазы модулятора. Время синхронизации устройства по частоте определяется частотой следования импульсов с ГСИ и значением начальной частотной расстройки.

После установления синхронного режима работы на выходе логической схемы «ИСКЛЮЧАЮЩЕЕ ИЛИ» сигнал равен 0, если логические сигналы на ее входах совпадают. В противном случае выходной сигнал логической схемы «ИСКЛЮЧАЮЩЕЕ ИЛИ» равен 1. При изменении логического уровня модулирующего сигнала, поступающего на управляющий вход схемы «ИСКЛЮЧАЮЩЕЕ ИЛИ», на ее выходе происходит изменение логического уровня на противоположный. При этом скачком изменяется величина управляющего частотой подстраиваемого генератора напряжения и синхронный режим работы устройства временно нарушается. В модуляторе заново начинается процесс синхронизации с эталонным колебанием, что приводит к установлению изображающей точки на фазовом портрете устройства в положение, соответствующее соседней точке устойчивого равновесия, которая отстоит от исходной точки равновесия на π радиан. Использование амплитудного компаратора (АК) и коммутатора полярности (КП) в структуре модулятора приводит к тому, что период расположения точек устойчивого равновесия устройства на фазовом портрете равен π. То есть модулятор заново синхронизируется в положении, противофазном по отношению к исходному. Этот процесс повторяется при каждой смене логического уровня на управляющем входе модулятора. Таким образом осуществляется бинарная фазовая манипуляция выходного колебания устройства.

В качестве недостатка схемы прототипа можно отметить неэффективное использование разрядности ЦАП. Младшие разряды ЦАП предназначены для установки дискретного (ненулевого) уровня манипулируемой на π фазы выходного колебания модулятора. При этом полосы захвата и удержания синхронного режима работы устройства определяются воздействием только старших разрядов ЦАП. Это ограничивает значения полос захвата и удержания синхронного режима работы устройства и снижает точность установа дискретов фазы в процессе модуляции выходного колебания.

Вторым существенным недостатком устройства является длительное время вхождения в синхронный режим работы при значительной начальной частотной расстройке, которое определяется фиксированной и ограниченной по значению сверху частотой следования счетных импульсов ЦАП.

Кроме того, у данного устройства точность и стабильность установа значений дискретов манипулируемой на π фазы снижается при наличии дестабилизирующих факторов, воздействующих на коэффициент петлевого усиления устройства, таких как: паразитные изменения амплитуд колебаний эталонного и подстраиваемого генераторов или изменение коэффициента передачи фазового детектора (ФД), что характерно при использовании устройства на повышенных рабочих частотах.

Предлагаемая схема квазикогерентного модулятора сигналов бинарной фазовой манипуляции обладает следующими достоинствами:

- Все разряды ЦАП используются для синхронизации устройства по частоте. При этом минимальный дискрет напряжения с выхода ЦАП соответствует полному размаху напряжения сигнала с выхода ФД. Это обеспечивает расширение полос захвата и удержания синхронного режима работы устройства при заданной разрядности ЦАП.

- Скорость вхождения в синхронный режим работы зависит от текущего значения частоты биений на выходе ФД и, соответственно, тем выше, чем выше частотное рассогласование. Это обеспечивает минимальное и практически фиксированное значение времени вхождения в синхронный режим работы при любых значениях начальной частотной расстройки.

- Устройство защищено от воздействия дестабилизирующих факторов на коэффициент петлевого усиления, так как произведена его установка и стабилизация с помощью блока установки и стабилизации петлевого усиления БУСПУ.

Квазикогерентный модулятор сигналов бинарной фазовой манипуляции (фиг. 1) содержит подстраиваемый генератор 1, генератор эталонного колебания 2, первый и второй фазовые детекторы 3 и 4, фазовращатель 5 на π/2, первый и второй компараторы напряжений 6 и 7, формирователь импульсов 8, линию 9 временной задержки, логическую схему «ИСКЛЮЧАЮЩЕЕ ИЛИ» 10, реверсивный счетчик 11, цифроаналоговый преобразователь 12, первый сумматор 13, коммутатор 14 полярности сигнала, первый перемножитель сигналов 15, интегратор 16, первый масштабирующий делитель напряжения 17, второй перемножитель сигналов 18 и блок 19 установки и стабилизации петлевого усиления (БУСПУ), содержащий первый и второй блоки возведения текущего значения напряжения во вторую степень 20 и 21, второй сумматор 22, блок возведения текущего значения напряжения в ½ степень 23 и второй делитель напряжений 24.

Устройство работает в двух режимах: режим первоначальной синхронизации и режим синхронной работы.

1. В режиме первоначальной синхронизации при включении устройства на выходах первого 3 и второго 4 фазовых детекторов возникают квадратурные составляющие биений с частотой, соответствующей начальной частотной расстройке Δω=ω_Э - ω₀, где ω_Э - частота колебаний эталонного генератора 2, ω₀ - частота колебаний подстраиваемого генератора 1 при исходном значении управляющего напряжения U_р (р - регулирующее). На фиг. 2, 3 показаны эпюры напряжений в точках схемы устройства.

Выходной сигнал второго фазового детектора 4 показан на фиг. 2a, фиг. 3а, а выходной сигнал первого фазового детектора 3 - на фиг. 2б, фиг. 3б для случаев ω_Э больше ω₀ и ω_Э меньше ω₀ соответственно. Первый 6 и второй 7 компараторы напряжений из выходных сигналов фазовых детекторов формируют логические сигналы, показанные на фиг. 2в, д и фиг. 3в, д. Фиг. 2в соответствует выходному сигналу второго компаратора 7, фиг. 2д - выходному сигналу первого компаратора 6 при ω_Э больше ω₀; аналогично на фиг. 3в и фиг. 3д для выходных сигналов второго 7 и первого 6 компараторов при ω_Э меньше ω₀. Формирователь импульсов 8 формирует короткие импульсы в моменты времени, соответствующие заднему фронту выходного сигнала второго компаратора 7. На фиг. 2г и фиг. 3г показаны эти импульсы, прошедшие через линию 9 временной задержки. Выходной сигнал логической схемы «ИСКЛЮЧАЮЩЕЕ ИЛИ» 10 при ω_Э больше ω₀ показан на фиг. 2е, а при ω_Э меньше ω₀ - на фиг. 3е. Из эпюр фиг. 2г, е и фиг. 3г, е следует, что код, записанный в реверсивном счетчике 11, и, следовательно, выходное напряжение ЦАП 12 возрастают при ω_Э больше ω₀ и уменьшаются при ω_Э меньше ω₀. Эпюры выходного напряжения ЦАП 12 показаны на фиг. 2ж (при ω_Э больше ω₀) и 3ж (при ω_Э меньше ω₀).

Таким образом, при появлении сигнала на входе системы выходное напряжение ЦАП 12 ступенчато нарастает (при ω_Э больше ω₀) или ступенчато уменьшается (при ω_Э меньше ω₀), в результате чего частота подстраиваемого генератора 1 изменяется в сторону уменьшения текущего частотного рассогласования Δω.

При снижении текущего частотного рассогласования Δω до величины, соответствующей полосе захвата аналоговой ветви управления частотой ПГ, включающей в себя первый фазовый детектор 3, коммутатор полярности сигнала 14, первый перемножитель сигналов 15, интегратор 16, первый сумматор 13 и подстраиваемый генератор 1, происходит установление синхронного режима работы модулятора.

Выходной сигнал коммутатора 14 полярности сигнала для случая ω_Э больше ω₀ показан на фиг. 2л, а для случая ω_Э меньше ω₀ показан на фиг. 3л.

Выходной сигнал первого сумматора 13 для случая ω_Э больше ω₀ показан на фиг. 2з, а для случая ω_Э меньше ω₀ показан на фиг. 3з.

Формирование счетных импульсов для реверсивного счетчика на основе колебаний разностной частоты с выхода фазовых детекторов внутри цифровой ветви управления частотой ПГ (включающей блоки 6, 7, 8, 9, 10, 11 и 12) приводит к значительному сокращению времени вхождения в синхронный режим работы квазикогерентного модулятора. При этом использование всей разрядности реверсивного счетчика в процессе синхронизации устройства по частоте приводит к расширению полос захвата и удержанию синхронного режима работы устройства.

Для корректного функционирования устройства и повышения точности и стабильности установа дискретов манипулированной фазы выходного сигнала модулятора необходимо обеспечить согласование локальных дискриминационных характеристик цифровой и аналоговой ветвей управления частотой ПГ. Единичный дискрет ΔU_ЦАП формируемого на выходе ЦАП ступенчатого напряжения должен соответствовать полному размаху напряжения сигнала на выходе коммутатора полярности, равному 2A₀. Для этой цели опорное напряжение U_оп цифроаналогового преобразователя используется для формирования единичных аналоговых ступеней напряжения с выхода ЦАП (ΔU_ЦАП=U_оп/2^q, где q - разрядность ЦАП) и для вычисления в первом масштабирующем делителе напряжения 17 нормализованного (требуемого) значения амплитуды сигнала фазового рассогласования с выхода фазового детектора (A₀=U_оп/2^q+1). Далее с помощью блока установки и стабилизации петлевого усиления реально возникающее значение амплитуды сигнала фазового рассогласования приводится к нормализованному (требуемому) значению (A₀=U_оп/2^q+1).

Установка и стабилизация требуемого коэффициента петлевого усиления аналоговой ветви управления осуществляется в текущем масштабе времени и происходит следующим образом. Квадратурные составляющие биений с частотой Δω с выходов первого и второго фазовых детекторов 3 и 4 подаются на входы первого и второго блоков возведения текущего значения напряжения во вторую степень 20 и 21 соответственно. На фиг. 2а, б и фиг. 3а, б соответственно для случаев ω_Э больше ω₀ и ω_Э меньше ω₀ показаны сигналы с выходов фазовых детекторов при изменяющихся амплитудах сигналов ЭГ и ПГ или изменяющихся коэффициентах передачи фазовых детекторов. Выходные сигналы блоков 20 и 21 подаются на первый и второй входы второго сумматора 22. Сигнал с выхода второго сумматора 22 поступает на вход блока возведения текущего значения напряжения в ½ степень 23, с выхода которого напряжение A_реал (реал - реальное) поступает на первый вход (вход знаменателя дроби деления) второго делителя напряжений 24. На второй вход (вход числителя дроби деления) второго делителя напряжений 24 поступает постоянное напряжение A₀, уровень которого соответствует номинальному (требуемому) значению амплитуды выходных сигналов фазовых детекторов. Сигнал на выходе второго делителя напряжений 24 (показанный на фиг. 2к и фиг. 3к соответственно для случаев ω_Э больше ω₀ и ω_Э меньше ω₀) соответствует мгновенному текущему отклонению значения амплитуды выходных сигналов фазовых детекторов от номинального значения A₀ и представляет собой корректирующий коэффициент, подаваемый на второй вход первого перемножителя 15. Выходной сигнал первого перемножителя 15 для случая ω_Э больше ω₀ показан на фиг. 2л, а для случая ω_Э меньше ω₀ показан на фиг. 3л.

Если ввести обозначения: U_кос, U_син - напряжение на выходе второго и первого фазовых детекторов соответственно (кос - косинусное, син - синусное), А_реал - мгновенное текущее значение амплитуды выходного сигнала первого фазового детектора, U_оп - опорное напряжение ПАП, А₀ - номинальное (требуемое) значение амплитуды с выхода первого фазового детектора, k_ст - коэффициент коррекции значения коэффициента петлевого усиления (ст - стабилизации), e(t) - напряжение на выходе компаратора напряжений 14, e*(t) - сигнал на выходе блока 15, то выполняемую в БУСПУ процедуру коррекции значения коэффициента петлевого усиления системы можно описать следующими соотношениями:

Вследствие изложенного реализуется сопряжение коэффициентов передачи аналоговой ветви управления частотой ПГ (ее локальная дискриминационная характеристика приведена на фиг. 2л, фиг. 3л) и цифровой ветви управления (ее локальная дискриминационная характеристика приведена на фиг. 2ж, фиг. 3ж). Это обеспечивает «сшивание» и «линеаризацию» (см. эпюры фиг. 2з, фиг. 3з) глобальной дискриминационной характеристики заявляемого устройства и обеспечивает корректную работу модулятора в условиях наличия изменений и флуктуации амплитуд колебаний ЭГ и ПГ или при изменении коэффициентов передачи фазовых детекторов. После завершения процесса синхронизации устройство переходит в режим синхронной работы.

2. В режиме синхронной работы устройства осуществляется процесс манипуляции фазы колебания подстраиваемого генератора на два положения 0 или π радиан. Для этого в первом сумматоре 13 предусмотрен четвертый вход, на который подается специальная подставка напряжения абсолютной величиной, равная A₀ и манипулированная по полярности потоком символов модулирующей последовательности α=±1 во втором перемножителе 18.

В данном устройстве точки устойчивого равновесия фазового портрета (соответствующие синхронному режиму работы) располагаются с периодом π, как показано на рис. 4в. Такой вид фазового портрета обусловлен использованием в аналоговой ветви управления частотой ПГ коммутатора полярности и наличием в схеме устройства интегратора. Фазовый портрет при устранении из структуры коммутатора полярности показан на фиг. 4а. На управляющий вход коммутатора полярности подается сигнал с выхода второго компаратора напряжения, показанный на фиг. 4б (импульсный сигнал), где также показан сигнал с выхода второго ФД (косинусоидальный сигнал).

При включении устройства происходит первоначальная синхронизация модулятора, которой соответствует одна из точек устойчивого равновесия на фазовом портрете устройства. При изменении полярности символа модулирующей последовательности α на выходе первого сумматора возникает бросок управляющего частотой ПГ напряжения, вследствие чего устройство будет выбито из данной точки устойчивого равновесия. Далее квазикогерентный модулятор заново синхронизируется в следующей ближайшей точке устойчивого равновесия, которая отстоит от исходной точки равновесия на π радиан. Этот процесс многократно повторяется в соответствии с изменением полярности символов модулирующей последовательности α=±1.

Таким образом в предложенном устройстве осуществляется первоначальная синхронизация подстраиваемого генератора и бинарная манипуляция фазы его колебания: 0 или π радиан относительно фазы генератора эталонного колебания.

Изобретение относится к радиотехнике и может быть использовано в системах телекоммуникации и цифровой передачи данных в составе радиотехнических комплексов. Технический результат - комплексное улучшение основных параметров квазикогерентного модулятора, а именно: расширение полос захвата и удержания синхронного режима работы, сокращение времени вхождения в синхронный режим работы, повышение точности и стабильности установа дискретов манипулируемой фазы при наличии дестабилизирующих факторов, воздействующих на коэффициент петлевого усиления устройства. Устройство содержит подстраиваемый генератор 1, генератор эталонного колебания 2, первый и второй фазовые детекторы 3 и 4, фазовращатель 5 на π/2, первый и второй компараторы напряжений 6 и 7, формирователь импульсов 8, линию 9 временной задержки, логическую схему «ИСКЛЮЧАЮЩЕЕ ИЛИ» 10, реверсивный счетчик 11, цифроаналоговый преобразователь 12, первый сумматор 13, коммутатор 14 полярности сигнала, первый перемножитель сигналов 15, интегратор 16, первый масштабирующий делитель напряжения 17, второй перемножитель сигналов 18 и блок 19 установки и стабилизации петлевого усиления (БУСПУ), содержащий первый и второй блоки возведения текущего значения напряжения во вторую степень 20 и 21, второй сумматор 22, блок возведения текущего значения напряжения в ½ степень 23 и второй делитель напряжений 24. 1 з.п. ф-лы, 4 ил.

1. Квазикогерентный модулятор сигналов бинарной фазовой манипуляции, содержащий эталонный генератор, а также последовательно соединенные реверсивный счетчик, цифроаналоговый преобразователь, первый сумматор, подстраиваемый генератор, выход которого также является выходом устройства, первый фазовый детектор, второй вход которого соединен с выходом эталонного генератора, и коммутатор полярности, отличающийся тем, что с целью комплексного (одновременного) улучшения основных параметров квазикогерентного модулятора, а именно: расширения полос захвата и удержания синхронного режима работы, сокращения времени вхождения в синхронный режим работы, повышения точности и стабильности установа дискретов манипулируемой фазы при наличии дестабилизирующих факторов, воздействующих на коэффициент петлевого усиления устройства, в устройство введены последовательно соединенные фазовращатель на π/2, вход которого соединен с выходом подстраиваемого генератора, второй фазовый детектор, второй вход которого соединен с выходом эталонного генератора, второй компаратор напряжений, второй вход которого соединен с общей шиной, формирователь импульсов и линия временной задержки, выход которой соединен со счетным входом реверсивного счетчика, а также введены последовательно включенные первый компаратор напряжений, первый вход которого соединен с выходом первого фазового детектора, а второй вход подключен к общей шине, логическая схема «ИСКЛЮЧАЮЩЕЕ ИЛИ», второй вход которой соединен с выходом второго компаратора напряжений, а выход подключен к управляющему полярностью счета входу реверсивного счетчика, а также введены последовательно включенные блок установки и стабилизации петлевого усиления (БУСПУ), первый перемножитель сигналов, второй вход которого подключен к выходу коммутатора полярности сигнала, а выход, кроме того, подключен ко второму входу первого сумматора, и интегратор, выход которого подключен к третьему входу первого сумматора, а также введены последовательно соединенные первый масштабирующий делитель напряжения, на вход которого подается опорное напряжение цифроаналогового преобразователя, и второй перемножитель сигналов, выход которого подключен к четвертому входу первого сумматора и на второй вход которого поступает модулирующая фазу выходного сигнала устройства бинарная последовательность символов, равных по значению плюс или минус единица.

2. Квазикогерентный модулятор по п. 1, отличающийся тем, что блок установки и стабилизации петлевого усиления (БУСПУ) содержит последовательно соединенные первый блок возведения текущего значения напряжения во вторую степень, вход которого соединен с выходом первого фазового детектора, второй сумматор, блок возведения текущего значения напряжения в ½ степень и соединенный по входу знаменателя дроби деления второй делитель напряжений, выход которого является выходом БУСПУ и второй вход которого, являющийся числителем дроби деления, подключен к выходу первого масштабирующего делителя напряжения, и, кроме того, содержит второй блок возведения текущего значения напряжения во вторую степень, вход которого соединен с выходом второго фазового детектор, а выход подключен ко второму входу второго сумматора.