Цифровой вычислительный синтезатор для адаптивных систем связи с ППРЧ Российский патент 2021 года по МПК H03L7/197 H03B19/00 

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза сложных частотно-модулированных сигналов и может быть использовано в адаптивных системах связи с псевдослучайной перестройкой рабочей частоты (ППРЧ).

Известны цифровые синтезаторы частотно-модулированных сигналов, содержащие эталонный генератор и блок задержки, блок постоянного запоминания, регистр памяти, делитель с переменным коэффициентом деления, цифровой накопитель, преобразователь кодов, ЦАП, ФНЧ, ждущий мультивибратор, реверсивный счетчик с предварительной установкой, схему сравнения [1].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор частот, содержащий эталонный генератор, блок задержки, первый блок ПЗУ, первый цифровой накопитель, второй регистр памяти, второй цифровой накопитель, преобразователь кодов, ЦАП, ФНЧ, второй блок ПЗУ и счетчик с предварительной установкой [2].

Однако, известный цифровой синтезатор частот формирует только ЛЧМ-сигнал с заданными свойствами и не позволяет формировать сложные частотно-модулированные сигналы.

Предлагаемый цифровой вычислительный синтезатор формирует сложный частотно-модулированный сигнал, который можно использовать в адаптивных системах связи с псевдослучайной перестройкой рабочей частоты (ППРЧ).

Достигаемый технический результат – расширение функциональных возможностей ЦВС с возможностью формирования сложных частотно-модулированных сигналов.

Технический результат достигается за счет того, что в цифровой вычислительный синтезатор, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; регистр памяти; цифровой накопитель; последовательно соединенные цифроаналоговый преобразователь и ФНЧ, причем выход ФНЧ является аналоговым выходом цифрового синтезатора, а его цифровым входом – вход регистра памяти; выходы блока формирования и задержки подключены к тактовым входам цифрового накопителя и ЦАП, отличающийся тем, что введены генератор псевдослучайной последовательности; сумматор; функциональный преобразователь код-синус, выход регистра памяти подключен к первому входу сумматора, а ко второму его входу подключен выход генератора псевдослучайной последовательности, выход сумматора подключен к входу цифрового накопителя, выход последнего подсоединен к входу функционального преобразователя код-синус, выход которого подключен к информационным входам ЦАП; выход блока формирования и задержки подключен к входу генератора псевдослучайной последовательности.

Цифровой вычислительный синтезатор частотно-модулированных сигналов содержит регистр памяти 1 (см. чертеж), генератор псевдослучайной последовательности 2, сумматор 3, цифровой накопитель 4, функциональный преобразователь код-синус 5, цифроаналоговый преобразователь (ЦАП) 6, фильтр низких частот 7, эталонный генератор 8, блок формирования и задержки 9.

Цифровым входом цифрового вычислительного синтезатора является вход регистра памяти, а его аналоговым выходом – выход ФНЧ.

Цифровой вычислительный синтезатор содержит последовательно соединенные эталонный генератор 8 и блок формирования и задержки 9; последовательно соединенные регистр памяти 1, первый сумматора 3; генератор псевдослучайной последовательности 2, соединенный с вторам входом сумматора 3; последовательно соединенные сумматор 3, цифровой накопитель 4, функциональный преобразователь код-синус 5, ЦАП 6, ФНЧ 7; выходы блока формирования и задержки подключены к тактовым входам генератора псевдослучайной последовательности 2, цифрового накопителя 4 и ЦАП 6.

Цифровой синтезатор работает следующим образом.

Эталонный генератор 8 формирует синусоидальный сигнал опорной частоты, из которого в блоке формирования и задержки 9 формируются последовательности тактовых импульсов формы «меандр», служащие для синхронизации работы основных узлов цифрового синтезатора: генератора псевдослучайной последовательности, цифрового накопителя и ЦАП.

Пусть в момент t₀ на вход регистра памяти 1 поступает код начальной частоты A_i.

В момент времени t₁ код A_i из регистра памяти 1 через сумматор 3 записывается в цифровой накопитель частоты 4, а код М-последовательности поступает на второй вход сумматора 3.

Далее, с каждым последующим тактовым импульсом, начиная с момента t_3, результат суммирования в цифровом накопителе частоты 4 будет изменяться по формуле:

S1 = A_i + M + T, (1)

Далее результат суммирования S1 поступает на вход функционального преобразователя 9, где он преобразуется в код sin{A_i + M + T }

Затем код синуса подается на ЦАП 10, где формируется «ступенчатый» частотно-модулированный сигнал, описываемый формулой:

u_c(t) = U₀ sin (2π f_Σ t ), (2)

где U₀ – амплитуда сигнала,

∆t = T – тактовый интервал,

f_Σ – суммарная частота сигнала.

Таким образом, регистр памяти обеспечивают формирование частоты информационного сигнала, а генератор псевдослучайной последовательности позволяют вводить дополнительную модуляцию частоты для ППРЧ.

Литература

1. Патент РФ № 2204197. МПК H03L 7/18. Цифровой синтезатор частотно- модулированных сигналов/ Рябов И.В., Рябов И.В. Заявл..06.04.2001. Опубл. 10.05.2003. Бюл. № 13. – 5 с.

2. Патент РФ № 2058659. МКИ H03B 19/00. Цифровой синтезатор частот / Рябов И.В., Фищенко П.А. Заявл. 23.09.1993. Опубл. 20.04.1996. Бюл. № 11. – 6 с.

Изобретение относится к электронно-вычислительной технике и радиотехнике и может быть использовано в адаптивных системах связи. Технический результат – формирование сложных частотно-модулированных сигналов. Цифровой вычислительный синтезатор частотно-модулированных сигналов содержит регистр памяти 1, генератор псевдослучайной последовательности 2, сумматор 3, цифровой накопитель 4, функциональный преобразователь код-синус 5, цифроаналоговый преобразователь (ЦАП) 6, фильтр низких частот (ФНЧ) 7, эталонный генератор 8, блок формирования и задержки 9. Цифровым входом цифрового вычислительного синтезатора является вход первого регистра памяти, а его аналоговым выходом – выход ФНЧ. 1 ил.

Цифровой вычислительный синтезатор, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; регистр памяти; цифровой накопитель; последовательно соединенные цифроаналоговый преобразователь и ФНЧ, причем выход ФНЧ является аналоговым выходом цифрового синтезатора, а его цифровым входом – вход регистра памяти; выходы блока формирования и задержки подключены к тактовым входам цифрового накопителя и ЦАП, отличающийся тем, что введены генератор псевдослучайной последовательности; сумматор; функциональный преобразователь код-синус, выход регистра памяти подключен к первому входу сумматора, а ко второму его входу подключен выход генератора псевдослучайной последовательности, выход сумматора подключен к входу цифрового накопителя, выход последнего подсоединен к входу функционального преобразователя код-синус, выход которого подключен к информационным входам ЦАП; выход блока формирования и задержки подключен к входу генератора псевдослучайной последовательности.