Цифровой вычислительный синтезатор с подавлением перекрестных помех Российский патент 2020 года по МПК H03L7/18 H03B19/00 

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза сложных частотно-модулированных сигналов и может быть использовано в системах радиолокации, навигации и связи.

Известны цифровые синтезаторы частот, содержащие генератор тактовых импульсов, блок задержки, два блока постоянного запоминания, счетчик с предварительной установкой, два регистра памяти, два цифровых накопителя, преобразователь кодов, ЦАП, ФНЧ и формирователь импульсов [1,2].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор частотно-модулированных сигналов, содержащий генератор тактовых импульсов и блок задержки, блок постоянного запоминания, два регистра памяти, два цифровых накопителя, преобразователь кодов, ЦАП, ФНЧ, два сумматора, корректор фазовой ошибки, корректор ошибки частоты, делитель с переменным коэффициентом деления [3].

Однако известные цифровые вычислительные синтезаторы не обеспечивают подавление перекрестных помех.

Технический результат – возможность формирования сложных частотно-модулированных сигналов с подавлением паразитной амплитудной модуляции.

Технический результат достигается за счет того, что в цифровой вычислительный синтезатор с подавлением перекрестных помех, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; последовательно соединенные первый регистр памяти, цифровой накопитель частоты, первый вход первого сумматора, цифровой накопитель фазы, первый вход второго сумматора; цифроаналоговый преобразователь (ЦАП), причем выход ЦАП является аналоговым выходом цифрового вычислительного синтезатора; выходы блока формирования и задержки подключены с тактовым входам цифрового накопителя частоты, цифрового накопителя фазы и цифроаналогового преобразователя; цифровым входом цифрового вычислительного синтезатора является вход регистра памяти, причем новым является то, что введены функциональный преобразователь и блоки коррекции частоты и фазы; при этом выход второго сумматора подключен к входу функционального преобразователя, выход последнего подсоединен к входу ЦАП; выход функционального преобразователя подключен к входу блока коррекции частоты, выход которого подключен ко второму входу первого сумматора; выход первого сумматора подключен к входу блока коррекции фазы, выход последнего подключен ко второму входу второго сумматора, выход которого подключен к входу функционального преобразователя.

Цифровой вычислительный синтезатор содержит эталонный генератор 1, блок формирования и задержки 2, регистр памяти 3, цифровой накопитель частоты 4, блок коррекции частоты 5, первый сумматор 6, цифровой накопитель фазы 7, блок коррекции фазы 8, второй сумматор 9, функциональный преобразователь код-синус 10, цифроаналоговый преобразователь (ЦАП) 11.

Цифровым входом цифрового вычислительного синтезатора является вход регистра памяти, а его аналоговым выходом – выход ЦАП.

Цифровой вычислительный синтезатор содержит последовательно соединенные эталонный генератор 1 и блок формирования и задержки 2; последовательно соединенные регистр памяти 3, цифровой накопитель частоты 4, первый вход первого сумматора 6, цифровой накопитель фазы 7, первый вход второго сумматора 9, функциональный преобразователь 10, ЦАП 11, выход которого является аналоговым выходом ЦВС, а его цифровым входом является вход регистра памяти 3.

Выход первого сумматора 6 также подсоединен к входу блока коррекции фазы 8, выход последнего подключен к второму входу второго сумматора 9.

Выход функционального преобразователя 10 также подключен к входу блока коррекции частоты 5, выход последнего подсоединен к второму входу первого сумматора 6; выходы блока формирования и задержки 2 подключены к тактовым входам накопителей частоты и фазы и ЦАП.

Цифровой вычислительный синтезатор работает следующим образом. Эталонный генератор 1 вырабатывает синусоидальный сигнал опорной частоты, из которого в блоке формирования и задержки 2 формируются последовательности тактовых импульсов формы «меандр», которые служат для синхронизации основных узлов ЦВС: цифрового накопителя частоты 4, цифрового накопителя фазы 7 и ЦАП 11.

Пусть в момент t₀ на вход регистра памяти 3 поступает код начальной частоты C_i. В момент t₁ код C_i записывается в цифровой накопитель частоты (ЦНЧ) 4.

В момент t₂ код C_i из ЦНЧ 4 поступает на вход первого сумматора и далее подается на вход цифрового накопителя фазы (ЦНФ) 7. Одновременно код C_i поступает на вход блока коррекции фазы 3, а затем через сумматор 9 на функциональный преобразователь 10.

Таким образом, начиная с момента времени t₁ код суммы будет изменяться следующим образом:

S1 = C_i×Т (1)

Код суммы в ЦНФ 7 будет изменяться по формуле:

S2= C_i×Т +Т² (2)

Начиная с момента времени t₃ код суммы S2 поступает на вход блока коррекции частоты 5. Тогда код суммы S3 на выходе первого сумматора 6 будет изменяться по формуле:

S3=(C_i+К_f)Т+Т₂ (3)

Начиная с момента времени t₄ код суммы S4 на выходе второго сумматора 9 будет изменяться по формуле:

S4= (C_i+ К_f) T + (I+K_φ) T² (4)

Далее код суммы S4 поступает на вход функционального преобразователя код-синус 10 и код sin(S4) поступает на цифроаналоговый преобразователь 11, где формируется ЧМ-сигнал «ступенчатой» формы:

u_c(t)=U₀ sin[(C_i+ К_f) T + (I+K_φ) T²)], (5)

где U₀ – амплитуда выходного сигнала ЦВС.

Если ввести следующие обозначения:

f₀ = C_i+ К_f – код начальной частоты, f ′= 1+K_φ – скорость изменения частоты, ∆t = T – тактовый интервал. то ЧМ-сигнал можно описать выражением: u_c(t) = U₀ sin (f₀t+f ′t²). (6)

Таким образом, в ЦВС формируется ЛЧМ-сигнал, у которого отсутствует ПАМ, которая обычно бывает у известных структур ЦСЦ и ЦВС.

К достоинствам предложенного цифрового вычислительного синтезатора также можно отнести: высокую скорость перестройки частоты, быструю смену фазы при формировании сложных ЧМ сигналов.

Литература

1. Рябов И.В., Юрьев П.М. Рекурсивный синтезатор частот для формирования сигналов с линейной частотной модуляцией //Фундаментальные исследования. 2012. № 9-3. С. 685-689.

2. Патент РФ № 2149503. МПК H03L 7/18. Цифровой синтезатор частот / Рябов И.В., Рябов В.И., Голуб Д.В. Заявл. 13.04.1999. Опубл. 20.05.2000. Бюл. № 4. – 6 с.

3. Патент РФ № 2166833. МПК H03L 7/18. Цифровой синтезатор частотно- модулированных сигналов/ Рябов И.В., Рябов В.И., Голуб Д.В. Заявл..09.02.2000. Опубл. 10.05.2001. Бюл. № 6. – 6 с. (прототип).

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза частотно-модулированных и фазоманипулированных сигналов и может быть использовано в системах радиолокации, навигации и связи. Достигаемый технический результат – возможность подавления перекрестных помех и борьба с паразитной амплитудной модуляцией. Цифровой вычислительный синтезатор содержит (фиг.1) эталонный генератор 1, блок формирования и задержки 2, регистр памяти 3, цифровой накопитель частоты 4, блок коррекции частоты 5, первый сумматор 6, цифровой накопитель фазы 7, блок коррекции фазы 8, второй сумматор 9, функциональный преобразователь код-синус 10, цифроаналоговый преобразователь (ЦАП) 11. Цифровым входом цифрового вычислительного синтезатора является вход регистра памяти, а его аналоговым выходом – выход ЦАП. 1 ил.

Цифровой вычислительный синтезатор с подавлением перекрестных помех, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки, последовательно соединенные первый регистр памяти, цифровой накопитель частоты, первый вход первого сумматора, цифровой накопитель фазы, первый вход второго сумматора, цифроаналоговый преобразователь (ЦАП), причем выход ЦАП является аналоговым выходом цифрового вычислительного синтезатора, выходы блока формирования и задержки подключены с тактовым входам цифрового накопителя частоты, цифрового накопителя фазы и цифроаналогового преобразователя, цифровым входом цифрового вычислительного синтезатора является вход регистра памяти, отличающийся тем, что введены функциональный преобразователь и блоки коррекции частоты и фазы, при этом выход второго сумматора подключен к входу функционального преобразователя, выход последнего подсоединен к входу ЦАП, выход функционального преобразователя подключен к входу блока коррекции частоты, выход которого подключен ко второму входу первого сумматора, выход первого сумматора подключен к входу блока коррекции фазы, выход последнего подключен ко второму входу второго сумматора, выход которого подключен к входу функционального преобразователя.