СХЕМА ФОРМИРОВАТЕЛЯ УПРАВЛЯЮЩИХ СИГНАЛОВ Российский патент 2021 года по МПК G06F7/50 G06F7/508 

Предлагаемое изобретение относится к цифровой вычислительной технике и может быть использовано для формирования цифровых сигналов управления элементом манчестерской цепи переноса.

Известно электронное устройство - «Схема управления элементом манчестерской цепи переноса» [1]. Указанное устройство предназначено для формирования четырех сигналов, описываемых логическими функциями: ; D; Р; , которые необходимы для обеспечения правильной работы «Манчестерской цепи переноса» (см. Рис. 11.8 [2]).

Данная «Схема управления элементом манчестерской цепи переноса» [1] содержит два инвертора (1, 2), двухвходовой логический элемент ИЛИ-НЕ (3), и два двухвходовых логических элемента И-НЕ (4, 5).

Таким образом, для того чтобы выполнить перечисленные логические элементы в КМОП базисе, согласно [2] (Рис. 6.17), потребуется шестнадцать МОП транзисторов.

Недостатком описанной выше схемы является то, что он содержит большое количество элементов и, следовательно, требует большого количества коммутационных связей. Так как надежность любого физического объекта не является абсолютной и прямо зависит от количества компонентов в его составе и количества связей, соединяющих эти компоненты, то использование при создании любого устройства большего количества компонентов и связей между ними снижает надежность работы такого устройства.

Кроме того, использование большего количества компонентов и связей при создании устройства приводит к увеличению его массогабаритных показателей, в данном случае - «Схемы управления элементом манчестерской цепи переноса» [1].

Задачей предлагаемого изобретения является повышение надежности Схемы управления элементом манчестерской цепи переноса и снижение его массогабаритных показателей.

Поставленная задача достигается тем, что в «Схему управления элементом манчестерской цепи переноса» [1], содержащую двухвходовой логический элемент И-НЕ, выход которого является выходом сигнала Генерация-НЕ , двухвходовой логический элемент ИЛИ-НЕ, выход которого является выходом сигнала Удаление D, вход операнда А, соединенный с первыми входами двухвходовых логических элементов И-НЕ и ИЛИ-НЕ, вход операнда В, соединенный со вторыми входами двухвходовых логических элементов И-НЕ и ИЛИ-НЕ, первый инвертор, вход которого соединен с выходом двухвходового логического элемента ИЛИ-НЕ, второй инвертор, выход которого является инверсным сигналом Распространение-НЕ , а вход прямым - Распространение Р, введены два МОП транзистора Р-типа, затвор одного из которых соединен с выходом двухвходового логического элемента И-НЕ, а другого - в выходом первого инвертора, стоки обоих МОП транзисторов Р-типа - с входом второго инвертора, а истоки - с шиной источника питания высокого уровня напряжения VCC и МОП транзистор N-типа, затвор которого соединен с выходом двухвходового логического элемента И-НЕ, исток - с выходом двухвходового логического элемента ИЛИ-НЕ, а сток - с входом второго инвертора.

В предлагаемой Схеме формирователя управляющих сигналов, полностью выполняющей функцию Схемы управления элементом манчестерской цепи переноса, вместо второго двухвходового логического элемента И-НЕ введено три МОП транзистора - два Р-типа и один N-типа. В то же время согласно [2] (Рис. 6.17) известно, что для реализации двухвходового логического элемента И-НЕ в КМОП базисе требуется четыре МОП транзистора - два Р-типа и два N-типа.

Таким образом, предлагаемая Схема формирователя управляющих сигналов позволяет из Схемы управления элементом манчестерской цепи переноса исключить один транзистор. Это уменьшает общее количество транзисторов, требуемое для реализации необходимых функций, а значит и общее количество связей, соединяющих эти транзисторы с остальной частью схемы и между собой, и тем самым позволяет повысить надежность Схемы формирователя управляющих сигналов и уменьшить ее массогабаритные показатели.

На Рисунке приведена Схема формирователя управляющих сигналов. Предлагаемая Схема формирователя управляющих сигналов содержит двухвходовой логический элемент И-НЕ 1, выход которого является выходом сигнала Генерация-НЕ , двухвходовой логический элемент ИЛИ-НЕ 2, выход которого является выходом сигнала Удаление D, вход операнда А, соединенный с первыми входами двухвходовых логических элементов И-НЕ 1 и ИЛИ-НЕ 2, вход операнда В, соединенный со вторыми входами двухвходовых логических элементов И-НЕ 1 и ИЛИ-НЕ 2, первый инвертор 3, вход которого соединен с выходом двухвходового логического элемента ИЛИ-НЕ 1, второй инвертор 4, выход которого является инверсным сигналом Распространение-НЕ , а вход прямым - Распространение Р, первый МОП транзистор Р-типа 5, затвор которого соединен с выходом двухвходового логического элемента И-НЕ 1, сток с входом второго инвертора 4, а исток с шиной питания высокого уровня напряжения VCC, второй МОП транзистор Р-типа 6, затвор которого соединен с выходом первого инвертора 3, сток с входом второго инвертора 4, а исток с шиной питания высокого уровня напряжения VCC, и МОП транзистор N-типа 7, затвор которого соединен с выходом двухвходового логического элемента И-НЕ 1, исток - с выходом двухвходового логического элемента ИЛИ-НЕ 2, а сток - с входом второго инвертора 4.

Предлагаемая Схема формирователя управляющих сигналов предназначена для формирования сигналов Генерация-НЕ , Удаление D, Распространение Р и Распространение-НЕ , значение которых представлено ниже в Таблице истинности Схемы формирователя управляющих сигналов.

Таким образом, предлагаемая Схема формирователя управляющих сигналов представляет собой логическую схему комбинационного типа и работает следующим образом.

В комбинации №1 на входы операндов А и В поступает напряжение низкого уровня, которое соответствует логическому значению «0» таблицы истинности Схемы формирователя управляющих сигналов. Так как входы операндов А и В соединены с входами, соответственно первым и вторым, двухвходовых логических элементов И-НЕ 1 и ИЛИ-НЕ 2, то на их выходах, в соответствии с выполняемыми этими элементами функциями, формируется напряжение высокого уровня, которое соответствует логическому значению «1» таблицы истинности Схемы формирователя управляющих сигналов. Напряжение высокого уровня «1», сформированное на выходе двухвходового логического элемента И-НЕ 1 поступает на выход Генерарация-НЕ и на затворы первого МОП транзистора Р-типа 5 и МОП транзистора N-типа 7. Поэтому первый МОП транзистор Р-типа 5 закрывается, а МОП транзистор N-типа 7 открывается. Одновременно напряжение высокого уровня «1», сформированное на выходе двухвходового логического элемента ИЛИ-НЕ 2, поступает на исток МОП транзистора N-типа 7, на выход Удаление D и на вход первого инвертора 3, в результате чего на его выходе формируется инверсное напряжение низкого уровня «0», которое поступает на затвор первого МОП транзистора Р-типа 6. Поэтому первый МОП транзистор Р-типа 6 - открывается. Через открытые МОП транзисторы Р-типа 6 и N-типа 7, соответственно, с шины напряжения высокого уровня VCC и с выхода двухвходового логического элемента ИЛИ-НЕ 2, на вход второго инвертора 4 и на прямой выход Распространение Р поступает напряжение высокого уровня «1». Так как на входе второго инвертора 4 напряжение высокого уровня «1», то на его выходе и, следовательно, на инверсном выходе Распространение-НЕ - напряжение низкого уровня «0». Таким образом, значения сформированных напряжений логических сигналов на выходах , D, Р и полностью соответствуют комбинации №1 таблицы истинности Схемы формирователя управляющих сигналов.

В комбинации №2(3) на вход операнда А(В) поступает напряжение низкого уровня «0», а на вход В(А) - высокого «1». Так как входы операндов А и В соединены с входами, соответственно первым и вторым, двухвходовых логических элементов И-НЕ 1 и ИЛИ-НЕ 2, то на их выходах, в соответствии с выполняемыми этими элементами функциями, формируется напряжение высокого уровня «1» - на выходе двухвходового логического элемента И-НЕ 1 и низкого уровня «0» - на выходе двухвходового логического элемента ИЛИ-НЕ 2. Напряжение высокого уровня «1», сформированное на выходе двухвходового логического элемента И-НЕ 1, поступает на выход Генерация-НЕ Схемы формирователя управляющих сигналов и на затворы первого МОП транзистора Р-типа 5 и МОП транзистора N-типа 7. Поэтому первый МОП транзистор Р-типа 5 закрывается, а МОП транзистор N-типа 7 открывается. Одновременно напряжение низкого уровня «0», сформированное на выходе двухвходового логического элемента ИЛИ-НЕ 2, поступает на исток МОП транзистора N-типа 7, на выход Удаление D и на вход первого инвертора 3, в результате чего на его выходе формируется инверсное напряжение высокого уровня «1», которое поступает на затвор первого МОП транзистора Р-типа 6. Поэтому первый МОП транзистор Р-типа 6 - закрывается. Через открытый МОП транзистор N-типа 7 с выхода двухвходового логического элемента ИЛИ-НЕ 2, на вход второго инвертора 4 и на прямой выход Распространение Р поступает напряжение низкого уровня «0». Так как на входе второго инвертора 4 напряжение низкого уровня «0», то на его выходе и, следовательно, на инверсном выходе Распространение-НЕ формируется напряжение высокого уровня «1». Таким образом, значения сформированных напряжений логических сигналов на выходах D, Р и полностью соответствуют комбинации №2(3) таблицы истинности Схемы формирователя управляющих сигналов.

В комбинации №4 на входы операндов А и В поступает напряжение высокого уровня «1». Так как входы операндов А и В соединены с входами, соответственно первым и вторым, двухвходовых логических элементов И-НЕ 1 и ИЛИ-НЕ 2, то на их выходах, в соответствии с выполняемыми этими элементами функциями, формируется напряжение низкого уровня «0». Напряжение низкого уровня «0», сформированное на выходе двухвходового логического элемента И-НЕ 1 поступает на выход Генерация-НЕ Схемы формирователя управляющих сигналов и на затворы первого МОП транзистора Р-типа 5 и МОП транзистора N-типа 7. Поэтому первый МОП транзистор Р-типа 5 открывается, а МОП транзистор N-типа 7 закрывается. Одновременно напряжение низкого уровня «0», сформированное на выходе двухвходового логического элемента ИЛИ-НЕ 2 поступает на исток МОП транзистора N-типа 7, на выход Удаление D и на вход первого инвертора 3, в результате чего на его выходе формируется инверсное напряжение высокого уровня «1», которое поступает на затвор первого МОП транзистора Р-типа 6. Поэтому первый МОП транзистор Р-типа 6 - закрывается. Через открытый МОП транзистор Р-типа 5 с шины напряжения высокого уровня VCC, на вход второго инвертора 4 и на прямой выход Распространение Р поступает напряжение высокого уровня «1». Так как на входе второго инвертора 4 напряжение высокого уровня «1», то на его выходе и, следовательно, на инверсном выходе Распространение-НЕ - напряжение низкого уровня «0». Таким образом, значения сформированных напряжений логических сигналов на выходах , D, Р и полностью соответствуют комбинации №4 таблицы истинности Схемы формирователя управляющих сигналов.

Литература

1. Глухов А.В., Шубин В.В., патент на изобретение РФ №2562754, G06F 7/503 (2006.01), Схема управления элементом манчестерской цепи переноса, Федеральная служба по интеллектуальной собственности, бюллетень №25, 10.09.2015 г.

2. Цифровые интегральные схемы. Методология проектирования / Б. Николич, Ж. Рабаи, А. Чандракасан // Изд. Дом «Вильямс», 2-изд. -г.Москва, 2007.

Изобретение относится к области вычислительной техники. Техническим результатом является повышение надежности схемы управления элементом манчестерской цепи переноса и снижение ее массогабаритных показателей. Раскрыта схема формирователя управляющих сигналов, содержащая двухвходовый логический элемент И-НЕ, выход которого является выходом сигнала Генерация-НЕ , двухвходовый логический элемент ИЛИ-НЕ, выход которого является выходом сигнала Удаление D, вход операнда А, соединенный с первыми входами двухвходовых логических элементов И-НЕ и ИЛИ-НЕ, вход операнда В, соединенный со вторыми входами двухвходовых логических элементов И-НЕ и ИЛИ-НЕ, первый инвертор, вход которого соединен с выходом двухвходового логического элемента ИЛИ-НЕ, второй инвертор, выход которого является инверсным сигналом Распространение-НЕ , а вход прямым - Распространение Р, при этом в нее введены два МОП транзистора Р-типа, затвор одного из которых соединен с выходом двухвходового логического элемента И-НЕ, а другого - с выходом первого инвертора, стоки обоих МОП транзисторов Р-типа - с входом второго инвертора, а истоки - с шиной источника питания высокого уровня напряжения VCC, и МОП транзистор N-типа, затвор которого соединен с выходом двухвходового логического элемента И-НЕ, исток - с выходом двухвходового логического элемента ИЛИ-НЕ, а сток - с входом второго инвертора. 1 ил., 1 табл.

Схема формирователя управляющих сигналов содержит двухвходовый логический элемент И-НЕ, выход которого является выходом сигнала Генерация-НЕ , двухвходовый логический элемент ИЛИ-НЕ, выход которого является выходом сигнала Удаление D, вход операнда А, соединенный с первыми входами двухвходовых логических элементов И-НЕ и ИЛИ-НЕ, вход операнда В, соединенный со вторыми входами двухвходовых логических элементов И-НЕ и ИЛИ-НЕ, первый инвертор, вход которого соединен с выходом двухвходового логического элемента ИЛИ-НЕ, второй инвертор, выход которого является инверсным сигналом Распространение-НЕ , а вход прямым - Распространение Р, отличающаяся тем, что в нее введены два МОП транзистора Р-типа, затвор одного из которых соединен с выходом двухвходового логического элемента И-НЕ, а другого - с выходом первого инвертора, стоки обоих МОП транзисторов Р-типа - с входом второго инвертора, а истоки - с шиной источника питания высокого уровня напряжения VCC, и МОП транзистор N-типа, затвор которого соединен с выходом двухвходового логического элемента И-НЕ, исток - с выходом двухвходового логического элемента ИЛИ-НЕ, а сток - с входом второго инвертора.