ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ НАПРЯЖЕНИЯ Российский патент 2020 года по МПК H03K19/94 

Предлагаемое изобретение относится к цифровой вычислительной технике и может быть использовано при согласовании схем, имеющих различные уровни напряжений источников питания и внутренних сигналов.

Известен Преобразователь уровней сигналов на МДП-транзисторах [1]. Это устройство предназначено для преобразования уровня напряжения сигнала (например, при сопряжении ТТЛ - и КМДП логических элементов).

Недостатком указанной выше схемы является низкое быстродействие. Низкое быстродействие схемы вызвано ограничением появления напряжения высокого уровня на выходе триггера по цепи низкой проводимости, вплоть до подключения транзистора с высокой проводимостью, шунтирующего низко-проводящую цепь, которое задерживается на время распространения сигнала, необходимое на последовательное переключение двух вентилей.

Кроме того, каждый из выходных узлов триггера, помимо затворов выходных транзисторов, подключен к затворам двух транзисторов Р-типа, что дополнительно увеличивает паразитную емкость выходных узлов триггера и затягивает переходный процесс переключения.

Задачей предлагаемого изобретения является повышение быстродействия Преобразователя уровня напряжения.

Поставленная задача достигается тем, что в Преобразователь уровней сигналов на МДП-транзисторах [1], содержащий полевые транзисторы Р-типа с первого по шестой и N-типа седьмой и восьмой, входы прямого IN и инверсного входных сигналов, соединенные с затворами, соответственно, седьмого и восьмого транзисторов, вывод питания высокого уровня напряжения VDD, соединенный с истоками первого, второго, третьего и четвертого транзисторов, вывод питания низкого уровня напряжения GND, соединенный с истоками седьмого и восьмого транзисторов, причем сток первого транзистора соединен со стоком второго и истоком пятого, затвор которого соединен со стоками шестого и седьмого транзисторов, сток четвертого транзистора соединен со стоком третьего и истоком шестого, затвор которого соединен со стоками пятого и восьмого транзисторов, затвор первого транзистора соединен с выходом OUT, и затвор четвертого транзистора соединен с инверсным выходом , в отличие от преобразователя уровня напряжения на МДП-транзисторах, введены первый и второй инверторы, выходы которых соединены, соответственно, первого с выходом OUT, и второго с инверсным выходом , а входы, соответственно, первого с затвором пятого транзистора и второго с затвором шестого транзистора, а затворы второго и третьего транзисторов соединены с выводом питания низкого уровня напряжения GND.

Таким образом, в отличие от известного Преобразователя уровней сигналов на МДП-транзисторах [1], в предлагаемой схеме Преобразователя уровня напряжения исключено подключение лишних затворов транзисторов Р-типа, которые, вследствие отличий от известного устройства, подключены к выводу питания низкого уровня GND и, поэтому всегда открыты. Предложенное соединение уменьшает паразитную емкость выходных узлов триггера и тем самым ускоряет переходный процесс переключения триггера. Поэтому общее быстродействие схемы предложенного Преобразователя уровня напряжения увеличивается.

На Рисунке приведена схема предлагаемого Преобразователя уровня напряжения.

Предлагаемый Преобразователь уровня напряжения, содержит полевые транзисторы Р-типа с первого по шестой (1-6) и N-типа седьмой (7) и восьмой (8), входы прямого IN и инверсного входных сигналов, соединенные с затворами, соответственно, седьмого (7) и восьмого (8) транзисторов, вывод питания высокого уровня напряжения VDD, соединенный с истоками первого (1), второго (2), третьего (3) и четвертого (4) транзисторов, вывод питания низкого уровня напряжения GND, соединенный с истоками седьмого (7) и восьмого (8) транзисторов и затворами второго (2) и третьего (3) транзисторов, первый (9) и второй (10) инверторы, выходы которых соединены, соответственно, первого (9) с затвором первого транзистора (1) и выходом OUT и второго (10) - с затвором четвертого (4) и выходом , а входы, соответственно, первого инвертора (9) с затвором пятого транзистора (5) и стоками шестого (6) и седьмого (7) транзисторов и второго инвертора (10) с затвором шестого транзистора (6) и стоками пятого (5) и восьмого (8) транзисторов, причем сток первого транзистора (1) соединен со стоком второго (2) и истоком пятого (5), а сток четвертого (4) транзистора - со стоком третьего (3) и истоком восьмого (8).

Предлагаемый Преобразователь уровня напряжения представляет собой цифровое логическое устройство, предназначенное для преобразования входного напряжения логической единицы «1*» (VCC), в напряжение логической «1», соответствующее напряжению питания высокого уровня напряжения VDD и работает следующим образом.

Исходное состояние. На вывод питания GND и на вход IN подано напряжение низкого уровня, соответствующее напряжению логического «0», на вывод VDD - высокого («1»), а на вход - напряжение логической единицы «1*» (VCC). Минимальное значение напряжения логической единицы «1*» должно быть больше либо равно значению порогового напряжения транзистора N-типа. Кроме того, напряжение источника питания высокого уровня VDD («1») и напряжение логической единицы VCC («1*») должны быть больше или равны сумме пороговых напряжений транзисторов Р- и N-типа. Транзисторы Р-типа 2 и 3 низкой проводимости открыты всегда, т.к. их затворы подключены к источнику питания низкого уровня напряжения GND («0»). На затворы транзисторов N-типа 7 и 8 с входов IN и поступают напряжения, соответственно, низкого уровня GND («0») и напряжение логической единицы «1*» (VCC). Поэтому транзистор 7 закрыт, а транзистор 8 открыт. Также в результате действия предыдущего регенеративного цикла транзисторы 1 и 6 открыты, а транзисторы 4 и 5 закрыты. Кроме того, т.к. транзистор 8 открыт, то через него на входе второго инвертора 10 установлено напряжение низкого уровня «0» (GND), а на входе первого инвертора 9 через открытые транзисторы 3 и 6 удерживается напряжение высокого уровня «1» (VDD). Поэтому на выходе первого инвертора 9 и соединенным с ним выходом OUT установлено напряжение низкого уровня «0» (GND), инверсное входному напряжению инвертора, а на выходе второго инвертора 10 и соединенного с ним выхода - напряжение высокого уровня «1» (VDD), инверсное входному напряжению инвертора.

В режиме преобразования высокого уровня напряжения логической единицы «1*» (VCC) в напряжение высокого уровня «1» (VDD) на вход IN и на вход , и, следовательно, на затворы транзисторов 7 и 8 поступают напряжения, соответственно, логической единицы «1*» (VCC) и логического «0» (GND), в результате чего транзистор N-типа 7 открывается, а транзистор N-типа 8 - закрывается. Через открытый транзистор 7 на затвор транзисторов 5 и вход первого инвертора 9 поступает напряжение низкого уровня «0» (GND), в результате чего, транзистор Р-типа 5 открывается. Поэтому на вход второго инвертора 10 через открытые транзисторы Р-типа 1 и 5, образующих цепь высокой проводимости, поступает напряжение высокого уровня «1» (VDD). Поэтому на выходах первого инвертора 9 и второго инвертора 10 формируются напряжения инверсные входному, соответственно, на выходе первого инвертора 9 напряжение высокого уровня «1» (VDD), а на выходе второго инвертора 10 -напряжение низкого уровня «0» (GND). С выхода первого инвертора 9 напряжение высокого уровня «1» (VDD) поступает на затвор транзистора 1 и выход OUT Преобразователя уровня напряжения, а с выхода второго инвертора 10 напряжение низкого уровня «0» (GND) поступает на затвор транзистора 4 и на выход Преобразователя уровня напряжения.

Поэтому транзистор Р-типа 1 закрывается, транзистор Р-типа 4 открывается, а на выходе Преобразователя уровня напряжения формируется напряжение низкого уровня «0» (GND), и на выходе OUT происходит преобразование входного высокого напряжения логической единицы «1*» (VCC) в напряжение высокого уровня «1» (VDD).

При переходе Преобразователя уровня напряжения в исходное состояние схема переходит в режим формирования на выходе OUT напряжения низкого уровня GND («0»), а на выходе - напряжения высокого уровня «1» (VDD). На входы IN - прямого входного сигнала и -инверсного входного сигнала, и, следовательно, на затворы транзисторов 7 и 8, поступают, соответственно, напряжения логического «0» (GND) и логической единицы «1*» (VCC). Поэтому транзистор N-типа 7 закрывается, а транзистор N-типа 8 - открывается. Через открытый транзистор N-типа 8 на затвор транзистора 6 и вход второго инвертора 10 поступает напряжение низкого уровня «0» (GND), в результате чего, транзистор Р-типа 6 открывается. Поэтому на вход первого инвертора 9 через открытые транзисторы Р-типа 4 и 6, образующих цепь высокой проводимости, поступает напряжение высокого уровня «1» (VDD). Поэтому на выходах первого инвертора 9 и второго инвертора 10 формируются напряжения инверсные входному, соответственно, на выходе первого инвертора 9 напряжение низкого уровня «0» (GND), а на выходе второго инвертора 10 -напряжение высокого уровня «1» (VDD). С выхода первого инвертора 9 напряжение низкого уровня «0» (GND) поступает на затвор транзистора 1 и выход OUT Преобразователя уровня напряжения, а с выхода второго инвертора 10 напряжение высокого уровня «1» (VDD) поступает на затвор транзистора 4 и на выход . Поэтому транзистор Р-типа 1 открывается, транзистор Р-типа 4 закрывается, а на выходе OUT Преобразователя уровня напряжения формируется напряжение низкого уровня «0» (GND), и на выходе происходит преобразование входного высокого напряжения логической единицы «1*» (VCC) в напряжение высокого уровня «1» (VDD) и схема переходит в исходное состояние.

Таким образом, в предлагаемом Преобразователе уровня напряжения, в отличие от известного Преобразователя уровней сигналов на МДП-транзисторах [1], к к каждому из выходных узлов триггера, подключен затвор только одного транзистора Р-типа, что уменьшает паразитную емкость выходных узлов триггера и тем самым ускоряет переходный процесс переключения этого триггера из одного состояния в другое.

Поэтому, в предлагаемой схеме Преобразователя уровня напряжения сигналы напряжений высокого VDD («1») и низкого уровня «О» (GND) на входах первого и второго инверторов появляются быстрее, чем у известного Преобразователя уровней сигналов на МДП-транзисторах [1]. Следовательно, на выводах OUT и предложенного Преобразователя уровня напряжения, которые являются выходами этих инверторов, формирование напряжений выходных сигналов тоже происходит быстрее.

Таким образом, предложенный Преобразователь уровня напряжения по сравнению с известным Преобразователем уровней сигналов на МДП-транзисторах [1] имеет более высокое быстродействие.

Литература

1. Авторское свидетельство СССР (SU) №1538246, «Преобразователь уровней сигналов на МДП-транзисторах», / В.А. Максимов, А.Е. Заболотный и Я.Я. Петричкович // Бюллетень №3 от 23.01.90.

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих преобразователей уровня напряжения, в том числе при сопряжении элементов электронных систем с несколькими источниками питания. Схема преобразователя уровня напряжения содержит: шесть полевых транзисторов Р-типа (1-6) и два N-типа (7, 8), входы прямого IN и инверсного входных сигналов, вывод питания высокого уровня напряжения VDD, вывод питания низкого уровня напряжения (GND), и выходы OUT и . Предложенный преобразователь уровня напряжения имеет более высокое быстродействие преобразования напряжения высокого уровня и возврата к низкому уровню напряжения. 1ил.

Преобразователь уровня напряжения, содержащий полевые транзисторы Р-типа с первого по шестой и N-типа седьмой и восьмой, входы прямого IN и инверсного входных сигналов, соединенные с затворами, соответственно, седьмого и восьмого транзисторов, вывод питания высокого уровня напряжения VDD, соединенный с истоками первого, второго, третьего и четвертого транзисторов, вывод питания низкого уровня напряжения GND, соединенный с истоками седьмого и восьмого транзисторов, причем сток первого транзистора соединен со стоком второго и истоком пятого, затвор которого соединен со стоками шестого и седьмого транзисторов, сток четвертого транзистора соединен со стоком третьего и истоком шестого, затвор которого соединен со стоками пятого и восьмого транзисторов, затвор первого транзистора соединен с выходом OUT, и затвор четвертого транзистора соединен с инверсным выходом , отличающийся тем, что в него введены первый и второй инверторы, выходы которых соединены, соответственно, первого с выходом OUT и второго с инверсным выходом , а входы, соответственно, первого с затвором пятого транзистора и второго с затвором шестого транзистора, а затворы второго и третьего транзисторов соединены с выводом питания низкого уровня напряжения GND.