УМНОЖИТЕЛЬ ПО МОДУЛЮ ПЯТЬ Российский патент 2021 года по МПК G06F7/523 

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны умножители по модулю пять (см., например, патент РФ 2181904, кл. G06F 7/52, 2002 г.), которые содержат логические элементы и реализуют операцию (X×Y)mod5, где X, Y ∈ {000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных умножителей по модулю пять, относится большая схемная глубина, обусловленная тем, что глубина схемы, в частности, упомянутого аналога равна 7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип умножитель по модулю пять (авт.св. СССР 1644131, кл. G06F 7/49, 1991 г.), который содержит логические элементы и реализует операцию (X×Y)mod5, где X,Y ∈ {000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами. При этом глубина схемы прототипа равна 4.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 56.

Техническим результатом изобретения является упрощение схемы умножителя по модулю пять за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей и схемной глубины прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в умножителе по модулю пять, содержащем девять элементов И, шесть элементов ИЛИ и три элемента ЗАПРЕТ, первый, второй входы первого элемента ИЛИ и второй вход четвертого элемента И соединены соответственно с первыми входами второго, пятого и шестого элементов И, особенность заключается в том, что в него дополнительно введены два элемента ЗАПРЕТ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы z-го и первый вход j-го элементов ИЛИ соединены соответственно с выходами (2×i-7)-го, (2×i-6)-го элементов И и выходом j-го элемента ЗАПРЕТ, третий, четвертый входы шестого элемента ИЛИ и второй вход (j-1)-го элемента И, выход четвертого элемента ЗАПРЕТ подключены соответственно к выходам седьмого, восьмого элементов И и выходу (j-1)-го элемента ЗАПРЕТ, второму входу шестого элемента И, выходы первого, второго, третьего и третий вход четвертого элементов ИЛИ соединены соответственно с первыми входами третьего, шестого, восьмого элементов И и выходом пятого элемента ЗАПРЕТ, первый вход первого, второй вход j-го элементов ИЛИ и выход девятого элемента И подключены соответственно к второму входу восьмого, первому входу первого элементов И и объединенным первому входу пятого элемента ЗАПРЕТ, второму входу седьмого элемента И, первый вход пятого элемента И и выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ЗАПРЕТ и объединенными первым входом седьмого элемента И, инвертирующими входами четвертого, пятого элементов ЗАПРЕТ, первый вход четвертого и второй вход пятого элементов И соединены соответственно с объединенными первым входом девятого элемента И, инвертирующим входом первого, неинвертирующим входом четвертого элементов ЗАПРЕТ и объединенными вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, неинвертирующим входом второго, инвертирующим входом третьего элементов ЗАПРЕТ, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второй вход третьего элемента И соединены соответственно с неинвертирующим входом первого элемента ЗАПРЕТ и объединенными вторым входом девятого элемента И, инвертирующим входом второго, неинвертирующим входом третьего элементов ЗАПРЕТ, а выход i-го элемента ИЛИ и неинвертирующий, инвертирующий входы (j-1)-го элемента ЗАПРЕТ подключены соответственно к (7-i)-му выходу и (3×j-5)-му, (3×j-4)-му входам умножителя по модулю пять, третий и шестой входы которого соединены соответственно с первыми входами второго и первого элементов И.

На чертеже представлена схема предлагаемого умножителя по модулю пять.

Умножитель по модулю пять содержит элементы И 1₁,…,1₉, элементы ИЛИ 2₁,…,2₆, элементы ЗАПРЕТ 3₁,…,3₅ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, причем первый, второй входы элемента 2₁ и второй вход элемента 1₄ соединены соответственно с первыми входами элементов 1₂, 1₅ и 1₆, первый, второй входы элемента 2_i и первый вход элемента 2, соединены соответственно с выходами элементов 1_2×i-7, 1_2×i-6 и 3_j, третий, четвертый входы элемента 2₆ и второй вход элемента 1_j-1, выход элемента 3₄ подключены соответственно к выходам элементов 1₇, 1₈ и 3_j-1, второму входу элемента 1₆, выходы элементов 2₁, 2₂, 2₃ и третий вход элемента 2₄ соединены соответственно с первыми входами элементов 1₃, 1₆, 1₈ и выходом элемента 3₅, первый вход элемента 2b второй вход элемента 2_j и выход элемента 1₉ подключены соответственно к второму входу элемента 1₈, первому входу элемента 1₁ и объединенным первому входу элемента 3₅, второму входу элемента 1₇, первый вход элемента 1₅ и выход элемента 4 соединены соответственно с выходом элемента 3₁ и объединенными первым входом элемента 1₇, инвертирующими входами элементов 3₄, 3₅, первый вход элемента 1₄ и второй вход элемента 1₅ соединены соответственно с объединенными первым входом элемента 1₉, инвертирующим входом элемента 3₁, неинвертирующим входом элемента 3₄ и объединенными вторым входом элемента 4, неинвертирующим входом элемента 3₂, инвертирующим входом элемента 3₃, первый вход элемента 4 и второй вход элемента 1₃ соединены соответственно с неинвертирующим входом элемента 3₁ и объединенными вторым входом элемента 1₉, инвертирующим входом элемента 3₂, неинвертирующим входом элемента 3₃, а выход элемента 2_i и неинвертирующий, инвертирующий входы элемента 3_j-1 подключены соответственно к (7-i)-му выходу и (3×j-5)-му, (3×j-4)-му входам умножителя по модулю пять, третий и шестой входы которого соединены соответственно с первыми входами элементов 1₂ и 1₁.

Работа предлагаемого умножителя по модулю пять осуществляется следующим образом. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы х₀,х₁,х₂ и у₀,у₁,у₂ ∈ {0,1}, которые задают подлежащие обработке трехразрядные двоичные числа X=x₂x₁,x₀, Y=у₂у₁,у₀, причем х₂,у₂ и х₀,у₀ определяют значения старших и младших разрядов соответственно, Х,Y ∈ {000,…,100}. Сигналы на выходах элементов 2₄, 2₅, 2₆ определяются выражениями

в которых ∨, ⋅, ⊕, есть символы операций ИЛИ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ, НЕ. В представленной ниже таблице приведены значения выходных сигналов z₀,z_l,z₂ предлагаемого умножителя, полученные на основе выражений (1), (2), (3) для всех разрешенных наборов значений его входных сигналов.

Согласно представленной таблице имеем Z=(X × Y) mod 5, где Z=z₂z₁z₀ - трехразрядное двоичное число, задаваемое двоичными сигналами z₀,z₁,z₂ ∈ {0,1} (z₂ и z₀ определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый умножитель по модулю пять имеет такую же как у прототипа схемную глубину и реализует операцию (X × Y) mod 5, где X,Y ∈ {000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, при этом схема предлагаемого умножителя по модулю пять проще чем у прототипа, поскольку ее цена по Квайну равна 50.

Настоящее изобретение относится к области вычислительной техники. Технический результат заключается в упрощении схемы умножителя по модулю пять. Технический результат достигается за счёт умножителя по модулю пять, который содержит элементы И 1₁,…,1₉, элементы ИЛИ 2₁,…,2₆, элементы ЗАПРЕТ 3₁,…,3₅ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4. 1 ил., 1 табл.

Умножитель по модулю пять, содержащий девять элементов И, шесть элементов ИЛИ и три элемента ЗАПРЕТ, причем первый, второй входы первого элемента ИЛИ и второй вход четвертого элемента И соединены соответственно с первыми входами второго, пятого и шестого элементов И, отличающийся тем, что в него дополнительно введены два элемента ЗАПРЕТ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы i-го и первый вход j-го элементов ИЛИ соединены соответственно с выходами (2×i-7)-го, (2×i-6)-го элементов И и выходом j-го элемента ЗАПРЕТ, третий, четвертый входы шестого элемента ИЛИ и второй вход (j-1)-го элемента И, выход четвертого элемента ЗАПРЕТ подключены соответственно к выходам седьмого, восьмого элементов И и выходу (j-1)-го элемента ЗАПРЕТ, второму входу шестого элемента И, выходы первого, второго, третьего и третий вход четвертого элементов ИЛИ соединены соответственно с первыми входами третьего, шестого, восьмого элементов И и выходом пятого элемента ЗАПРЕТ, первый вход первого, второй вход j-го элементов ИЛИ и выход девятого элемента И подключены соответственно к второму входу восьмого, первому входу первого элементов И и объединенным первому входу пятого элемента ЗАПРЕТ, второму входу седьмого элемента И, первый вход пятого элемента И и выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ЗАПРЕТ и объединенными первым входом седьмого элемента И, инвертирующими входами четвертого, пятого элементов ЗАПРЕТ, первый вход четвертого и второй вход пятого элементов И соединены соответственно с объединенными первым входом девятого элемента И, инвертирующим входом первого, неинвертирующим входом четвертого элементов ЗАПРЕТ и объединенными вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, неинвертирующим входом второго, инвертирующим входом третьего элементов ЗАПРЕТ, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второй вход третьего элемента И соединены соответственно с неинвертирующим входом первого элемента ЗАПРЕТ и объединенными вторым входом девятого элемента И, инвертирующим входом второго, неинвертирующим входом третьего элементов ЗАПРЕТ, а выход i-го элемента ИЛИ и неинвертирующий, инвертирующий входы (j-1)-го элемента ЗАПРЕТ подключены соответственно к (7-i)-му выходу и (3×j-5)-му, (3×j-4)-му входам умножителя по модулю пять, третий и шестой входы которого соединены соответственно с первыми входами второго и первого элементов И.