МАЖОРИТАРНЫЙ МОДУЛЬ Российский патент 2023 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2700552, кл. H03K19/23, 2019 г.), которые содержат элементы 2И, элементы 2ИЛИ и реализуют мажоритарную функцию семи аргументов – входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся большие аппаратурные затраты, обусловленные тем, что, в частности, упомянутый аналог содержит двенадцать элементов 2И и двенадцать элементов 2ИЛИ.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2764709, кл. G06F7/57, 2022 г.), который содержит десять элементов 2И, десять элементов 2ИЛИ и реализует мажоритарную функцию семи аргументов – входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением , где есть длительность задержки, вносимой логическим элементом.

Техническим результатом изобретения является повышение быстродействия при сохранении аппаратурного состава прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем десять элементов 2И и десять элементов 2ИЛИ, первый, второй входы k-го (), первый вход m-го () и выход восьмого элементов 2ИЛИ соединены соответственно с первым, вторым входами k-го, первым входом m-го элементов 2И и выходом мажоритарного модуля, четвертый, пятый входы которого подключены соответственно к первому, второму входам второго элемента 2ИЛИ, особенность заключается в том, что вторые входы k-го, девятого элементов 2ИЛИ и первые входы десятых элементов 2И, 2ИЛИ соединены соответственно с вторыми входами k-го, девятого элементов 2И и выходами девятых элементов 2ИЛИ, 2И, вторые входы шестых элементов 2И, 2ИЛИ и первый, второй входы пятого элемента 2ИЛИ подключены соответственно к первым входам девятых элементов 2ИЛИ, 2И и выходам десятых элементов 2И, 2ИЛИ, первый вход шестого, выход второго элементов 2И и второй вход десятого элемента 2ИЛИ соединены соответственно с вторым входом девятого, первым входом четвертого и выходом третьего элементов 2И, первый, второй входы ()-го и второй вход шестого элементов 2И подключены соответственно к выходам ()-го, m-го и выходу первого элементов 2ИЛИ, первый, второй входы ()-го и первый, второй входы шестого элементов 2ИЛИ соединены соответственно с выходами ()-го, m-го и выходами шестого, первого элементов 2И, а вторые входы четвертого, десятого и первый вход шестого элементов 2И подключены соответственно к выходам третьего, второго элементов 2ИЛИ и первому входу мажоритарного модуля, второй, третий и шестой, седьмой входы которого соединены соответственно с первым, вторым входами первого и первым, вторым входами третьего элементов 2ИЛИ.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы 2И 1₁,…, 1₁₀ и элементы 2ИЛИ 2₁,…,2₁₀, причем первый, второй входы элемента 2_i (), второй вход элемента 2₉ и первые входы элементов 1₁₀, 2₁₀ соединены соответственно с первым, вторым входами элемента 1_i, вторым входом элемента 1₉ и выходами элементов 2₉, 1₉, вторые входы элементов 1₆, 2₆ и первый, второй входы элемента 2₅ подключены соответственно к первым входам элементов 2₉, 1₉ и выходам элементов 1₁₀, 2₁₀, первый вход элемента 1₆, выход элемента 1₂ и второй вход элемента 2₁₀ соединены соответственно с вторым входом элемента 1₉, первым входом элемента 1₄ и выходом элемента 1₃, первый, второй входы элемента 1_j () и второй вход элемента 1₆ подключены соответственно к выходам элементов 2_j–1, 2_j–3 и выходу элемента 2₁, первый, второй входы элемента 2_j и первый, второй входы элемента 2₆ соединены соответственно с выходами элементов 1_j, 1_j–3 и выходами элементов 1₆, 1₁, вторые входы элементов 1₄, 1₁₀, первый вход элемента 1₆ и выход элемента 2₈ подключены соответственно к выходам элементов 2₃, 2₂, первому входу и выходу мажоритарного модуля, ()-й (), ()-й входы которого соединены соответственно с первым, вторым входами элемента 2_k.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы . На выходе предлагаемого модуля получим

,

где ∙, и есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов . При этом максимальное время задержки распространения сигнала в предлагаемом модуле определяется выражением ( – длительность задержки, вносимой логическим элементом).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов – входных двоичных сигналов, имеет аппаратурный состав прототипа и обладает более высоким по сравнению с прототипом быстродействием.

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является повышение быстродействия мажоритарного модуля. Технический результат заявленного решения достигается тем, что в нем предусмотрены десять элементов 2И и десять элементов 2ИЛИ, а также наличием определенных связей между указанными элементами. 1 ил.

Мажоритарный модуль, содержащий десять элементов 2И и десять элементов 2ИЛИ, причем первый, второй входы k-го (), первый вход m-го () и выход восьмого элементов 2ИЛИ соединены соответственно с первым, вторым входами k-го, первым входом m-го элементов 2И и выходом мажоритарного модуля, четвертый, пятый входы которого подключены соответственно к первому, второму входам второго элемента 2ИЛИ, отличающийся тем, что вторые входы k-го, девятого элементов 2ИЛИ и первые входы десятых элементов 2И, 2ИЛИ соединены соответственно с вторыми входами k-го, девятого элементов 2И и выходами девятых элементов 2ИЛИ, 2И, вторые входы шестых элементов 2И, 2ИЛИ и первый, второй входы пятого элемента 2ИЛИ подключены соответственно к первым входам девятых элементов 2ИЛИ, 2И и выходам десятых элементов 2И, 2ИЛИ, первый вход шестого, выход второго элементов 2И и второй вход десятого элемента 2ИЛИ соединены соответственно с вторым входом девятого, первым входом четвертого и выходом третьего элементов 2И, первый, второй входы ()-го и второй вход шестого элементов 2И подключены соответственно к выходам ()-го, m-го и выходу первого элементов 2ИЛИ, первый, второй входы ()-го и первый, второй входы шестого элементов 2ИЛИ соединены соответственно с выходами ()-го, m-го и выходами шестого, первого элементов 2И, а вторые входы четвертого, десятого и первый вход шестого элементов 2И подключены соответственно к выходам третьего, второго элементов 2ИЛИ и первому входу мажоритарного модуля, второй, третий и шестой, седьмой входы которого соединены соответственно с первым, вторым входами первого и первым, вторым входами третьего элементов 2ИЛИ.