ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2022 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2549158, кл. G06F 7/57, 2015 г.), которые могут быть использованы для реализации любой из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5 зависящих от n аргументов - входных двоичных сигналов, при n = 5.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5 при n = 7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2701464, кл. G06F 7/57, 2019 г.), который содержит мажоритарные элементы и реализует любую из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, Зависящих от n аргументов - входных двоичных сигналов, при n = 7. При этом схемная глубина прототипа равна 6.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит двадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и схемной глубины прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем восемнадцать мажоритарных элементов, которые имеют по три входа, выходы i-го (i=), m-го (m=), (m+5)-го и шестнадцатого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (m+1)-го, (m+6)-го и семнадцатого мажоритарных элементов, а первый вход первого, третий вход четвертого и первые входы пятого, десятого мажоритарных элементов подключены соответственно к первому входу второго, выходу одиннадцатого мажоритарных элементов и второму, первому настроечным входам логического преобразователя, особенность заключается в том, что выход девятого мажоритарного элемента соединен с первым входом четырнадцатого мажоритарного элемента, выходы шестого, десятого и двенадцатого мажоритарных элементов подключены соответственно к вторым входам седьмого, одиннадцатого и тринадцатого мажоритарных элементов, выходы седьмого, тринадцатого, пятнадцатого, семнадцатого и восемнадцатого мажоритарных элементов соединены соответственно с третьими входами третьего, десятого, пятого, пятнадцатого и семнадцатого мажоритарных элементов, а третий вход одиннадцатого, выход пятого и первые входы первого, (m-2)-го, одиннадцатого мажоритарных элементов подключены соответственно к третьему входу четырнадцатого мажоритарного элемента, выходу и первому настроечному входу логического преобразователя, второй и третий настроечные входы которого соединены соответственно с первыми входами (m-5)-гo, m-го, (m+4)-го, семнадцатого и первым входом пятнадцатого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы l_1,…,l₁₈, которые имеют по три входа, причем выходы элементов l_i, (i=), l_j (j=), l_j+4, l₆, l₁₆ соединены соответственно с вторыми входами элементов l_i+1 l_j+1, l_j+5, l_7, l₁₇, выходы элементов l₇, l₁₁, l₁₃, l₁₅, l₁₇, l₁₈ подключены соответственно к третьим входам элементов l₃, l₄, l₁₀ l₅, l₁₅, l₁₇, выход элемента l₉ соединен с первым входом элемента l₁₄, а третий вход элемента l₁₁, выход элемента l₅ и первые входы элементов l₁, l₂, l₆, l₇, l₁₀, l₁₁ подключены соответственно к третьему входу элемента l₁₄, выходу и первому настроечному входу логического преобразователя, второй и третий настроечные входы которого соединены соответственно с первыми входами элементов l_j-5, l_m (m=), l_m+4, l₁₇ и первым входом элемента l₁₅.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы ƒ₁, ƒ₂, ƒ₃ ∈ {0,l} константной настройки. На вторые входы элементов l₁, l₈, первый вход элемента l₁₆; третьи входы элементов l₁, l₈, второй вход элемента l₁₆; третьи входы элементов l₂, l₉, l₁₆ вторые входы элементов l₆, l₁₂, первый вход элемента l₁₈; третьи входы элементов l₆, l_12, второй вход элемента l₁₈; третьи входы элементов l₇, l₁₃, l₁₈ и третий вход элемента l₁₄ подаются соответственно двоичные сигналы х₁; х₂; х₃; х₄; х₅; х₆ и х₇ (x₁,…,x₇ ∈ {0,l}). На выходе элемента l_k (k=) имеем Maj()=, где есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 15 определяется выражением

в котором (q=). Таким образом, на выходе предлагаемого логического преобразователя получим

где τ₂, τ₃, τ₅, τ₆ есть простые симметричные булевы функции семи аргументов x₁,…х₇ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь реализует любую из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7, имеет такую же как у прототипа схемную глубину и обладает меньшими аппаратурными затратами.

Изобретение относится к логическому преобразователю. Технический результат заключается в снижении аппаратных затрат при сохранении функциональных возможностей и схемной глубины прототипа. Преобразователь предназначен для реализации любой из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический преобразователь содержит восемнадцать мажоритарных элементов (l₁,…,l₁₈), причем глубина его схемы равна 6. 1 ил.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий восемнадцать мажоритарных элементов, которые имеют по три входа, причем выходы i-го (i=), m-го (m=), (m+5)-го и шестнадцатого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (m+1)-го, (m+6)-го и семнадцатого мажоритарных элементов, а первый вход первого, третий вход четвертого и первые входы пятого, десятого мажоритарных элементов подключены соответственно к первому входу второго, выходу одиннадцатого мажоритарных элементов и второму, первому настроечным входам логического преобразователя, отличающийся тем, что выход девятого мажоритарного элемента соединен с первым входом четырнадцатого мажоритарного элемента, выходы шестого, десятого и двенадцатого мажоритарных элементов подключены соответственно к вторым входам седьмого, одиннадцатого и тринадцатого мажоритарных элементов, выходы седьмого, тринадцатого, пятнадцатого, семнадцатого и восемнадцатого мажоритарных элементов соединены соответственно с третьими входами третьего, десятого, пятого, пятнадцатого и семнадцатого мажоритарных элементов, а третий вход одиннадцатого, выход пятого и первые входы первого, (m-2)-го, одиннадцатого мажоритарных элементов подключены соответственно к третьему входу четырнадцатого мажоритарного элемента, выходу и первому настроечному входу логического преобразователя, второй и третий настроечные входы которого соединены соответственно с первыми входами (m-5)-го, m-го, (m+4)-го, семнадцатого и первым входом пятнадцатого мажоритарных элементов.