Делитель частоты следования импульсов Советский патент 1983 года по МПК H03K23/00 

(5) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

1

Изобретение относится к импульсной технике и предназначено для использования в устройствах преобразования частоты.

Известен делитель частоты на полуцелое число, содержащий последовательно включенные элемент ИСКЛЮЧ/УО1ДЕЕ ИЛИ, счетчик импульсов и счет, ный триггер, выход которого подключен к входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ р г

Недостатком известного устройству является отличие длительности выходных импульсов от входных.

Наиболее близким к предлагаемому по технической сущности является де литель частоты, содержащий первый элемент И, счетчик импульсов, дешифратор и второй элемент И, выход которого подключен к входу счетчика импульсов, выходы которого подключены к входам дешифратора 2.

Известное устройство не обеспечивает получение коэффициента деления N+0,5.

Цель изобретения - расширение функциональных возможностей путем получения коэффициентов деления частоты следования импульсов, равного N+0,5, где N - целое число.

Поставленная цель достисается тем, что в делитель частоты следоtoвания импульсов, содержащий первый элемент И, счетчик импульсов, дешифратор и второй элемент И, причем выход первого элемента И подключен к входу счетчика импульсов, выходы

15 которого прдключены к входам дешифратора, введены первый и второй 0-триггеры, инвертор, элемент И-НЕ, и счетный триггер, вход которого

20 подключен к Дополнительному выходу счетчика импульсов и первому входу элемента И-НЕ, а выход - к второму ВХОДУ элемента И-НЕ и первому вхо-ду второго элемента И, второй вход которого подключен к выходу первого D-триггера, первый вход которого подключен к выходу дешифратора, а второй вход - к входной ши- iне, первому входу первогоюлемента И и входу инвертора, выход которого подключен к входу второго D-триггера, выход, которого подключен к третьему входу элемента И-НЕ, выход которого подключен к второму вх ду первого элемента И, На чертеже показана структурная схема устройства. Делитель частоты следования импульсов содержит счетчик 1 импульсов, первый D-триггер 2, счетный триггер 3, элемент k И-НЕ, инвертор 5, первый элемент И 6, дешифратор 7, второй D-триггер 8, второй э мент и 9. Устройство работает следующим об разом. Счетчик 1 с коэффициентом деления N, второй D-триггер 8, счетный триггер 3, элемент k, инвертор 5 и элемент 6 образуют пересчетное устpcJVicTBO с коэффициентом деления 2N+ При этом элемент А формирует сигнал определяющий состоянием п-го разряда счетчика 1 и второго D-триггера элемент 6 на время, равное одному п риоду входного сигнала, в зависимос ти от состояния счетного триггера 3 т.е. в четном цикле деления на N на счетный вход счетчика 1 подается входной сигнал с пропуском одного импульса, в нечетном цикле деления на N входной сигнал подается на сче чик 1 без пропусков. Таким образом. общий коэффициент деления за два Цик ла деления на N составляет 2N+1. D-триггер 2 и элемент 9 предназначены для выделения импульсной последовательности, делящей период сигнала снимаемого с выхода делителя на 2N+1, пополам с длительностью импуль са, равной длительности импульса входного сигнала. На выходе элемента 9 формируется сигнал с частотой в ,5 раз меньшей частоты входного сигнала. Такой коэффициент деления позволяет получить в синтезаторах часто 8+4ты сетку частот с шагом, равным 0,5 периода колебаний входного сигнала, не требуя при этом дополнительного опорного генератора. Кроме того, предлагаемый делитель частоты может быть использован в формирователях кадровой частоты чересстрочной развертки телевизионного сигнала, что позволяет получить кадровый сигнал непосредственно из строчной частоты, т.е. упрощает его схему формирования. Формула изобретения Делитель частоты следования импульсов, содержащий первый элемент И, счетчик импульсов, дешифратор и второй элемент И, причем выход первого элемента И подключен к входу C4etчика импульсов, выходы которого подключены к входам дешифратора, отличающийся тем, что, с целью расширения функциональных возможностей путем получения коэффициентов деления N+0,5, в него введены первый и второй D-триггеры, инвертор, элемент И-НЕ и счетный триггер, вход которого подключен к дополнительному выходу счетчика импульсов и первому входу элемента И-НЕ, а выход - к второму входу элемента И-НЕ и первому входу второго элемента И, второй вход которого подключен к выходу первого D-триггера, первый вход которого подключен к выходу дешифратора, а второй вход к входной шине, первому входу первого элемента И и входу инвертора, выход которого подключен к входу второго О-триггера, выход которого подключен к третьему входу элемента И-НЕ, выход которого подключен К второму входу первого элемента И. Источни ки инфор мации, принятые во внимание при экспертизе 1. Электроника, 1978, № 2, с. 56. 2. Акцептованная заявка Японии № 50-29306, кл. Н J3 К 21/36, 22.09.75.