Многоканальное приоритетное устройство для динамической памяти Советский патент 1983 года по МПК G06F9/50 G06F13/18 

Изобретение относится к цифровой вычислительной технике и может быть использовано в блоках управления многоканальных запоминающих устройст использующих динамический принцип хранения информации.

Известно асинхронное приоритетное устройство, содержадее регистр запросов, вспомогательный регистр,группу элементов И-НЕ, элемент НЕ, элементы И 1.

Наиболее близким по технической сущности и достигаемому результату к изобретению является многоканальное приоритетное устройство, содержащее две группы элементов И-НЕ, элемент задержки, элементы НЕ, регистр

2.

Недостатком известных устройств

является низкое быстродействие.

Цель изобретения - повышение быстродействия у стройства.

Поставленная цель достигается тем, что в многоканальное приоритетное устройство для динамической памя ти, содержащее генератор импульсов, в каждом канале первый элемент И-НЕ, элемент задержки, элемент НЕ и триггер ответа, причем каждый i-и запросный вход (i- 1...И, и- число

источников запроса устройства) соединен с первым входом первого элемента И-НЕ 1 -го канала, выход первого элемента И-НЕ каждого канала соеди- : нен с входом элемента задержки данного канала, выход которого соединен с входом элемента НЕ своего канала и с соответствующими входами первых элементов И-НЕ остешьных ка10налов, выход элемента НЕ каждого канала соединен с выходом признака данного канала устройства, введены восемь элементов И-НЕ, три элемента задержки, два элемента ИЛИ, реверсив15ный счетчик, триггер запрета регенерации, три элемента НЕ, триггер срочной регенерации, элемент И, триггер добавления единицы, в каждом канале второй элементИ-НЕ, причем

20 выход элемента задержки каждого канала соединен с соответствующими входами первого и второго элементов И-НЕ, выход первого элемента И-НЕ соединен с соответствующими входами

25 первых элементов И-НЕ каждого канала, с соответствующим входом второfo элемента И-НЕ и с первым входом третьего элемента И-НЕ, выход второго элемента И-НЕ соединен с вхо30 дом первого элемента задержки, выход которого соединен с соответствующими входами первых элементов И-НЕ каждого канала, с соответствующим входом первого элемента И-НЕ и вторым входом третьего элемента , выход третьего элемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, с выходом признака регенерации устройства и с соответствующим входом первого элемента ИЛИ, остальные входы которого соединены с выходами элементов НЕ каждого канала и с первыми входами вторых элементов И-НЕ своих каналов, вторые входы вторых элементов И-НЕ каналов соединены со вторым входом четвертого элемента И-НЕ и с первым тактовым входом устройства, выход первого элемента ИЛИ соединен с выходом признака обращения устройства, выход второго элемента И-НЕ каждого канала соединен с единичным входом триггера ответа своего канала, вход сброса триггера ответа каждого канала, соединен с соответствующим запросным входом устройства, прямой выход триггера ответа каждого канала соединен с соответствующим ответным ыходом устройства, инверсный выход триггера ответа каждого какала соединен с соответствующим входом первого элемента И-НЕ своего канала, выход четвертого элемента И-НЕ соединен с сигнальным выходом устройства, с вычитающим входом счетчика и с единичным входом триггера запрета регенерации, вход сброса которого соедиршн с входом запрета регенерации устройства, прямой выход триггера запрета регенерации соединен с входом первого элемента НЕ, выход которого соединен с соответствующим входом второго элемента И-НЕ, выходы счетчика соединены с входами второго элемента ИЛИ и пятого элемента И-НЕ, выход которого соединен с единичным входом триггера срочной регенерации, вход сброса триггера срочной регенерации соединен с выходом второго элемента ИЛИ, с входом второго элемента НЕ, с соответствующим входом второго э.лемента И-НЕ и с первым выходом состояния устройства, прямой выход триггера срочной регенерации соединен с соответствующим входом первого элемента И-НЕ и со вторым выходом состояния устройства, инверсный выход триггера срочной регенерации соединен с первым входом шестого элемента И-НЕ, второй вход которого соединен со вт.орым тактовым входом устройства, третий вход шестого элемента И-НЕ соединен с выходом генератора импульсов, с входом третьего элемента НЕ и с первым входом седьмого элемента И-НЕ, второй вход которого соединен с выходом второго элемента НЕ, выход шестого элемента,

И-НЕ соединен с первым входом элемента И, выход седьмого элемента И-НЕ соединен со вторым входом элемента И, выход которого соединен с входом сброса триггера добавления единицы, выход третьего элемента НЕ соединен с входом второго элемента задержки, выход которого соединен с входом синхронизации триггера добавления единицы, прямой выход триггера добавления единицы соединен с третьим входом седьмого элемента И-НЕ и со входом третьего элемента (Задержки, инверсный выход триггера добавления единицы соединен с первым входом восьмого элемента И-НЕ, второ вход которого соединен с выходом третьего элемента задержки, а выход восьмого элемента И-НЕ соединен с сулвлирующим входом счетчика.

На чертеже приведена структурная схема устройства.

Устройство содержит каналы 1,триг геры 2 и 3 ответа каналов 1-, элемент И-НЕ 4, элементы 5 и б каналов 1, элемент И-НЕ 7, элементы задержки 8 и 9 каналов 1, элемент 10 задержки, элементы НЕ 11 и 12 каналов 1, элемент И-НЕ 13, элементы И-НЕ 14 и 15 каналов 1, элемент И-НЕ 16, элемент ИЛИ 17, выход 18 состояния устройства, триггер 19 запрета регенерации, реверсивный счетчик 20, элемент И-НЕ 21, элемент ИЛИ 22, триггер 23 срочной регенерации, элемент И-НЕ 24, элемент И-НЕ 2 генератор 26 импульсов, элементы НЕ 27 - 29, элемент И 30, элементы задержки 31 и 32, триггер 33 добавления единицы, элемент И-НЕ 34, запросные эходы 35 и 36 устройства, ответные выходы 37 и 38 устройства, выход 39 состояния устройства, тактовый вход 40 устройства, вход 41 запрета регенерации устройства, тактовый вход 42 устройства, сигнальный выход 43 устройства, выход 44 признака обращения устройства, выходы 45 и 46 признака канала устройства, выход 47 признакарегенерации устройства.

Для уяснения принципа действия устройства рассмотрим его работу при низкой частоте и при высокой частоте обращений к памяти со стороны внешних устройств.

Под низкой частотой обращения к памяти понимают такую ситуацию, когда после удовлетворения запросов к устройству по обоим каналам, они некоторое время отсутствуют, при высокой частоте, непосредственно после удовлетворения запроса по первому каналу, устройство приступает к обработке обращения по второму каналу, затем вновь по первому-и т.д.

В исходном состоянии запросов к устройству нет и на входах 35 и 36

присутствуют потенциалы логического нуля, которые поступают на входы .„ сброса триггеров 2 и 3, вследствие чего последние находятся в сброшенном состоянии и на выходах устройства 37 и 38 присутствуют также логические нули. Так как на первых входах элементов И-НЕ 5 и б присутствуют низкие уровни напряжения, то на их выходах и на выходах элементо задержки 8 и 9 оказываются высокие уровни, а на выходах 45 и 46 элементов НЕ 11 и 12 низкие. Поскольку устройство периодически осуществляе регенерацию информации в памяти, то рассмотрение его работы можно начать с момента, когда регенерация была только что произведена и запро не поступает. Это означает присутствие низкого уровня напряжения на входе элемента И-НЕ 7 и на входе элемента И-НЕ 4. На выходах этих элементов будут высокие уровни, на ыходе элемента задержки 10 также высокий, а на выходе элемента И-НЕ 13 низкий.. На выходе 47 также низкий потенциал. На всех входах элемента ИЛИ 17 оказываются логические нули, следовательно, на выходе также логический ноль. Так как признак обращения к динамической памяти отсутст вует, то формирователь синхронизирующих сигналов памяти (не показан) не запускается и Нс1ходится в выжидающем режиме, что означает наличие логических нулей на входах 40 и 42. Низкий уровень на входе 40 подтверж дает логическую единицу на выходах элементов И-НЕ 14, 15 и 16. Поскольку рассмотрение работы устройства мы начали с момента, когда регенерация была только что произведена то .это соответствует наличию логической единицы: на выходе генератора 26 импульсов, нулевому состоянию счетчика 20 и сброшенному состоянию триггера 33. Таким образом, на выходе элемента НЕ 29 будет .логически ноль и на выходе элемента задержки

31- также логический ноль/ на выходах элементов И-НЕ 24 и 25 - логические единицы, что даст логическую единицу и на выходе элемента И 30. Логический ноль с выхода триггера

33 поступает через элемент задержки

32на первый вход элемента И-НЕ 34, что определяет логическую единицу н его выходе. Поскольку на всех выходах счетчика 20 присутствуют низкие уровни напряжения, то на выходе элемента И-НЕ 21 будет логическая единица, а на выходе элемента ИЛИ 22 логический ноль, вследствие чего триггер 23 оказывается в сброшенном состоянии. При отсутствии обмена на вход 41 и далее на вход сброса триггера 19 поступает низкий уровень напряжения, поэтому этот триггер находится в сброшенном состоянии и на выходе элемента НЕ 27 будет логическая единица.

Пусть в момент данного исходного состояния на входы 35 и 36 одновременно поступают запросы от двух внешних устройств. На входах сброса триггеров2 и 3 оказываются логи ёские единицы, но .так как эти триггеры управляются уровнем логического нуля их состояние не изменяется и на их инверсных выходах останутся высокие -потенциалы. Таким образом, на всех входах элементов И-НЕ 5 и 6 оказываются логические единицы, элементы открывёиотся и на их выходах образуются логические нули, которые затем проходят через элементы задерки 8 и 9. Величина задержки элемента 8 :выбирается несколько меньшей, чем у элемента 9, поэтому низкий уровень с ее выхода попадает на вход элемента И-НЕ 6 прежде, чем с выхода на вход элемента И-НЕ 5. Логический ноль с выхода инвертируетс элементом НЕ 11 и на выходе 45 появляется -логическая единица, служащая признаком дальнейшей работы пгиляти с первым каналом. Этот же сигнгш, пройдя на выход признака обращения 44 через элемент ИЛИ 17, запускает формирователь синхронизирующих сигналов памяти. По окончании обслуживания запроса первого канала на вход 40 поступает положительный импульс, стробирующий элементы И-НЕ 14 15 и Ii6. Однако совпадение логических единиц произойдет только на входах элемента И-НЕ 14, который откроется, и логический ноль с его выхода поступит на единичный вход триггера 2. Последний перебросится, и с выхода устройства 37 будет выдан сигнал Ответ, являющийся признаком окончания- обмена. Одновременно с инверсного выхода триггера 2 на второй вход элемента И-НЕ 5 поступит логический ноль. На выходе элемента 5 и на выходе элемента задержки 8 появится логическая единица, поступающая на вход элемента И-НЕ 6, на всех входах которого оказываются высокие потенциалы. Эле-мент И-НЕ 6 открывается и на его выходе и на выходе элемента зещержки 9 возникает логический ноль, а на выходе элемента НЕ 12 логическая единица. Последняя сохраняет состояние логической единицы на выходе 44 и является признаком дальнейшей работы со вторым каналом. После завершения предыдущего цикла начинается обслуживание запроса второго канала. Очередной запуск формирователя синхронизирующих сигналов происходит- независимо от снятия запроса первого канала со в-ода 35, т.е. быстродействие устройства целиком определяется внутренним циклом работы памяти. После окончания работы со вторым каналом на вход 40 поступает положительный импульс, открывающий элемент И-НЕ 15. Низкий уровень с выхода этого элемента перебр сывает триггер 3 и с выхода 38 выдается сигнал Ответ. Одновременно, логический ноль с инверсного выхода триггера 3 закрывает элемент И-ИЕ б и на его выходе и на выходе. элемента задержки 9 появляется логи ческая единица. На этом обслуживание поступивших внешних обращений заканчивается, причем триггеры отве тов 2 и 3 возвращаются в исходное состояние после снятия соответствую щих запросов со входов 35 и 36. Рассмотрим теперь работу устройства, начиная с исходного состояния описанного выше. Период следования импульсов с генератора 26 определяется типом запоминающих микросхем динамической памятии когда на.его выходе появляется логический ноль, то подтверхдается логическая единица на выходах элементов И-НЕ 24 и 25, и, следовательно, на выходе эле мента И 30. в тоже время состояние выхода элемента НЕ 29 изменится с низкого уровня на высокий, а спустя некоторое врег высокий уровень появится на выходе элемента задержки 31,.который соединен со входом синх ронизации триггера 33. Так как величина задержки элемента 31 выбирается несколько большей, чем время прохождения сигнала через элемент И 30, то вначале будет, подтвержден высокий уровень на входе сброса три гера 33, а затем на его вход синхро низации поступит положительный фрон установочного сигнала, который переведет триггер в единичное состояние. Таким образом, на втором входе элемента И-НЕ 34 окажется логически ноль, а на первом через время, опре деляемое элементом задержки 32 логическая единица. Это состояние продлится до прихода высокого уровня напряжения с генератора 26 импульсов . На всех трех входах элемента И-НЕ 25 окажутся логические единицы на его выходе появится логический ноль и на выходе элемента И 30 такж логический ноль, который переведет триггер 33 вновь в нулевое состояние. На инверсном выходе триггера 3 и на втором входе элемента И-НЕ 34 окажется высокий-уровень, а на первом низкий, но спустя время задержк на элементе 32. Таким образом, на выходе элемента И-НЕ 34 и на суммирующем входе счетчика 20 появится отрицательный импульс, по длительнос ти равный времени задержки на элементе 32. В первом разряде счефчика появится единица, что повлечет за собой изменение состояния выхода элемента ИЛИ 22 с логического нуля на логическую единицу.. Последняя поступает на первый вход элемента И-НЕ 7 как запрос на регенерацию информации, причем если она появляется в момент, когда происходит .обслуживание в.нешних обращений, то начало регенерации задерживается до окончания этого обслуживания. Если обслуживание внешних обращений окончено, на выходе элемента задержки 10 появляется логический ноль, а на выходе элемента 13 - логическая единица. Затем происходит новый запуск формирователя синхронизирующих сигналов памяти и после прихода первого синхронизирующего сигнала на вход 40 устройства на выходе элемента И-НЕ 16 возникает отрицательный ямпульс, возвращающий счетчик 20 в нулевое состояние и снимающий запрос на регенерацию с. первого входа элемента И-НЕ 7. Одновременно импульс с выхода элемента И-НЕ 16 поступает навыход 43 устройства для добавления единицы в счетчик гщресов регенерации (не показан), имеияцего ту же разрядность, что и счетчик 20. На этом обслуживание запроса на регеяе,рацию заканчивается и вновь начина-s нается обслуживание запросов внешних обращений, если они к этому моменту поступят на входы устройства. Таким образом, при низкой частоте обращений к памяти со стороны внешних устройств, приоритет всегда отдается этим обращениям, а регенерация осуществляется в промежутках времени,свободных от их обслуживания. Рассмотрим работу устройства при высокой частоте обраи ений внешних устройств. В данном режиме в момент вццачи сигнала Ответ одним из каналов на входе другого канала уже присутствует запрос на обслуживание, который в дальнейшем и проходит в оперативную память. Поэтому запрос на регенерацию, поступивший на первый вход элемента И-НЕ 7, не обслуживается, в то время как содержимое счетчика 20 постоянно растёт. Такая ситуация сохраняется в течение определённого времени, после чего в счетчике 20. оказывается число 11... 1. Рассмотрение дальнейшей работы устройства начнем с момента непосредственно предшествующего данной ситуации, что соответствует состоянию: выход генератора 26 импульсов - логический ноль, выход элемента задержки 31 - логическая единица, выходы элементов И-НЕ 24 и 25 - -логическая единица, выход элемента И 30 - логическая единица, прямой выход триггера 33 - логическая единица, инверсный выход - логи ческий ноль, выход элемента И-НЕ 34 логическая единица, выходы элементов И-НЕ 21 и 7, ИЛИ 22 - логическа единица, прямой выход триггера 23 логический ноль, инверсный выход логическая единица, выход элемента НВ 28 - логический ноль. Это состояние сохраняется до появления логической единицы на выходе генерато ра 26 импульсов, после чего очередным положительнымимпульсом входа устройства элемент И-НЕ 24 открывается и появившийся отрицательный импульс на его выходе проходит чере элемент И 30 на вход сброса триггера 33. Триггер возвращается в нулевое состояние и на выходе элемента И-НЕ 34 о« аэуется отрицательный им пульс, переводящий счетчик 20 в сос тояние 11... 1. На выходе элe 4eнтa И-НЕ 21 оказывается логический ноль который, поступая на единичный вход триггера 23, переводит его в единич ное состояние. На прямом выходе триггера 23 появляется- логическая единица/ поступающая, на первый вход элемента И-НЕ 4. После этого сразу же начинается цикл регенерации, по окончании которого число в счетчике 20 уменьшит ся на единицу. Одновременно отрицательный импульс поступает на выход 43 для добавления единицы в счетчик адресов регенерации. Поскольку высокий уровень с первого входа элемента И-НЕ 4 не снимается, то после окончания внутреннего цикла памяти вновь начинается цикл регенерации и так до тех пор, пока не закончится регенерация информации во всех адресах да1намической памяти. Режим срочной регенерации продолжается время, в течение которого блокирует ся прохождение в оперативную память внешних обращений, одновременно бло кируется и суммирующий вход-счетчика 20, так как на второй вход элемента И-НЕ 24 поступает логический ноль с инверсного выхода триггера 23, элемент И-НЕ 24 не открывается, отрицательные импульсы на вход сбро са триггера 33 не проходят и он остается в единичном состоянии в тече ние некоторого времени. Как только счетчик 20 окажется в состоянии 00...О, с выхода элемента ИЛИ 22 на вход сброса триггера 23 поступит низкий уровень напряжения, который вернет его в исходное положение. Логическая единица с первого входа элемента И-НЕ 4 снята-и устройство возвращается к обслуживанию внешних обращений. Выходы 39 и 18 служат для указания внешним устройствам моментов времени соответственно наиболее и наименее предпочтительных для начала обмена. Логический ноль на выходе 39 означает, что обслуживание обращений, накопленных в счетчике 20, на регенерацию окончено и гарантируется обслуживание внешних обращений, поступающих с любой-интен-.. сивностью, без задержки на срочную регенерацнйо в течение некоторого времени. Появленд е логической единицы на выходе 18 означает, что началась срочная регенерация н внешние обргицения не смогут пройти в оперативную память в течение определенного времени. Для дальнейшего повышения быстродействия устройства используется режим запрета регенерации, при котором от внешних устройств на вход поступает высокий уровень напряжения. После появления очередного отрицательного импульса на выходе элемента И-НЕ 16 триггер переводится в единичное состояние и на выходе элемента НЕ 27 оказывается логический ноль. Поступая на второй вход элемента И-НЕ 7 последний запрещает прохождение запросов на регенерацию через младаий по приоритету канал. Это означает, что если высокий уровень на вход 41 поступает в момент, наиболее предпочтительный для начала обмена (логический ноль на выходе 39), то гарантируется обслуживание внешних обращений без задержки на регенерацию. Таким образом, применение изобретения позволяет существенно снизить время ожидания обслуживания в наиболее благоприятные для системы моменты времени. Быстродействие устройства повышается также за счет введения связей между инверсньпуш выходс1Ми триггеров ответов и вторыми входами первых элементов И-НЕ, так как обслуживание нового запроса может начаться еще до сброса предыдущего. Формула изобретения Многоканальное приоритетное устройство для динамической памяти, х:одержащее генератор импульсов, в каждом канале первый элемент И-НЕ, элемент задержки, элемент НЕ и триггер ответа, причем каждый -и запросный вход (-{-1...), где Ш число источников запроса) устройства соединен с первым входом первого элемента И-НЕ i -го канаша, выход первого .элемента И-НЕ каждого канала соединен с входом элемента задержки данного канала, выход которого соединен с входом элемента НЕ своего канала и с соответствующими входами первых элемс нтов И-НЕ остальных каналов, выход элемента НЕ

каждого канала соединен с выходом признака данного канала устройства, отличающееся тем, что, с целью повышения его быстродействи оно содержит восемь элементов И-НЕ, три элемента задержки, два элемента ИЛИ, реверсивный счетчик, триггер запрета регенерации, три элемента НБ, триггер срочной регенерации, элемент И, триггер добавления единицы, в каждом канале второй элемент И-НЕ, причем выход элемента задержки каждого канала соединен с соответствующими входами первого и второго элементов И-НЕ, выход первого элемента И-НЕ .соединен с соответствующими входами первых элементов И-НЕ каждого канала, с соответствующим входом второго элемента И-НЕ и с первым входом третьего элемента И-НЕ, выход второго элемента И-НЕ соединен с входом первого элемента задержки, выход которого соединен с cooтвeJ cтвyющими входами первых элементов И-НЕ каждого канала, с соответствующим входом первого элемента И-НЕ и со вторым входом третьего элемента И-НЕ, выход третьего элемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, с выходом признакарегенерации устройства и с соответствующим входом первого элемента ИЛИ, остальные входы которого соединены с выходами элементов НЕ каждого канёша и с первыгли входами вторых элементов И-НЕ своих каналов, вторые входы вторых элементов И-НЕ каналов соединены со вторым входом четвертого элемента И-НЕ и с первым тактовым входом устройства, выход первого элемента ИЛИ соединен с выходом признака обращения устройства, выход второго элемента И-НЕ каждого канала соединен с единичным входом триггера ответа своего канала, вход сброса триггера ответа каждого канала соединен с соответствующим запросным входом устройства, прямой выход триггера ответа каждого канала соединен с соответствующим ответным выходом устройства, инверсный выход триггер ответа каждого канала соединен с соответствующим входом первого элемента И-НЕ своего канала, выход . .четвертого элемента И-НЕ соединен с сигнальным выходом устройства, с вычитающим входом счетчика и с единичным входом триггера запрета регенерации, вход сброса которого соединен с входом запрета регенерации устройства, прямой выход триггера запрета регенерации соединен с входом первого элемента НЕ, выход которого соединен с соответствующим входом второго элемента И-НЕ, выходы счетчика соединены с входами второго элемента ИЛИ и пятого элемента И-НЕ, выход которбго соединен с единичным входом триггера срочной регенерации, вход сброса триггера срочной регенерации соединен с выходом йторого элемента ИЛИ, с входом второго элемента НЕ, с соответствующим входом второго элемента И-НЕ и . с первым выходом состояния устройства, прямой выход триггера срочной регенерации соединен с соответствующим входом первого элемента И-НЕ и со вторым выходом состояния устройства, инверсный выход триггера срочной регенерации соединен с первым входом шестого элемента И-НЕ, второй вход которого соединен со вторым тактовым входом устройства, третий вход шестого элемента И-НЕ соединен с выходом генератора импульсов, с входом третьего элемента НЕ и с первым входом седьмого элемента И-НЕ, второй вход которого соединен с выходом второго элемента НЕ, выход шестого элемента И-НЕ соединен с первым входом элемента И, выход седьмого элемента И-НЕ соединен со вторым входом элемента И, выход которого соединен с входом сброса триггера добавления единицы, выход третьего элемента НЕ соединен с входом второго элемента задержки, выход которого соединен с входом синхронизации триггера добавления единицы, прямой выход триггера добавления единицы соединен с третьим входом третьего элемента задержки, инверсный выход триггера добавления единицы соединен с первым входом восьмого элемента И-НЁ, второй вход которого соединен -с выходом третьего элемента задержки, выход восьмогр элемента И-НЕ соединен с суммирующим -входом счетчика.

Источники информации, принятые во внимание при экспертизе

1..Авторское свидетельство СССР по заявке 2928578/18-24,

кл. G Об Р 9/46, 1980.

2.Авторское свидетельство СССР по заявке 2900414/18-24,

кл. G Об F 9/46, 1980 (прототип)..