Приоритетное устройство для динамической памяти Советский патент 1984 года по МПК G06F9/50 G06F13/18 

эо

00

Изобретение относится к цифровой вычислительной технике и может быть использовано в блоках управления динамических запоминающих устройств.

Известно многоканальное приоритетное устройство для динамической памяти, содержащее генератор импульсов, восемь элементов И-НЕ, три элемента задержки, два элемента ИЛИ, счетчик, триггер добавления единицы, три элемента НЕ, триггер срочной регенерации, элемент И и в каждом канале два элемента И-НЕ, элемент задержки, элемент НЕ и триггер ответа .В данном устройстве запросы на регенерацию, выдаваемые генератором импульсов, накапливаются в счетчике, откуда они поступают на обслуживание через младший по приоритету канал. При значительной частоте обращений к памяти по другим каналам может произойти переполнение счетчика, в этом случае все накопленные запросы на регенерацию проходят на обслуживание через старший по приоритету канал С1.

Недостатком указанного устройства является двухкратное увеличение числа циклов регенерации по сравне-. нию с минимально необходимым, что приводит к снижению быстродействия,

наиболее близким по технической сущности к предлагаемому является приоритетное устройство, содержащее блок анализа запросов, элементы. И-НЕ и регистр С2.

В известном устройстве после прИ хода первого запроса по какому-либо каналу на соответствующих входах элементов И-НЕ остальных каналов воз никает низкий уровень напряжения, запрещающий прохождение других запросов к общему ресурсу. Если в качестве последнего используется дингилическай память, то запросы на регенерацию следует подавать на вход перво го или второго по приоритету канала, так как в противном случае восстановление информации в заданное время не гарантируется. Это приводит к увеличению времени обслуживания запросов по другим каналам и снижению быстродействия памяти в целом.

Цель изобретения - повышение быст родействия.

Поставленная цель достигается тем что в приоритетное устройство для динамическойпамяти, содержащее блок анализа запросов и регистр, причем входы запроса устройства являются входами блока анализа запросов, информационный вход.регистра является кодовым входом устройства, введены элемент И, счетчик, компаратор, гена ратор импульсов и элемент ИЛИ, причем выход элемента И соединен с сум-i мирудощим входом счетчика, выход СНе.тчика соединен с первым входом

компаратора, второй вход которого соединен с выходом регистра, выход компаратора соединен с первым входок элемента И, второй вход которого соединен с выходом генератора импульсов, третий вход элемента И соединен с входом сброса счетчика, и с последним входом запроса устройства, последний элемент И-НЕ блока анализа запросов соединен с первым входом элемента ИЛИ, второй вход элемента ИЛИ соединен с выходом компаратора, выход элемента ИЛИ соединен с последними входами элементов И-НЕ блока анализа запросов, кроме последнего элемента И-НЕ, выходы блока анализа запросов являются выходами устройства.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит блок 1 анализа запросов, включающий элемент И-НЕ 2, элемент НЕ 3, элемент И-НЕ 4, элемент 5 задержки, элемент НЕ б, элемент И-НЕ 7, элемент 8 задержки и элемент НЕ 9. Устройство содержит также элемент ИЛИ 10, элемент И 11, счетчик 12, компаратор 13, регистр 1 и генератор 15 импульсов, запросные входы 16-18, выходы 19-21, кодовый вход 22 устройства.

Приоритетное устройство работает следующим образом.

В исходном состоянии запросы к динамической памяти по входам 16-18

отсутствуют и на этих входах находятся логические нули, на выходах элементов И-НЕ 2,4 и 7 и на выходах эле ментов 5 и 8 задержки - логические единицы, а на выходах 19-21 устройства - логические нули. Ноль с входа 18 устанавливает в ноль счетчик 12 и одновременно запрещает прохождение на его суммируквдий вход импульсов с генератора 15 через элемент И 11. В регистре 14 по входу 22 запи сан код, определяющий максимальное время ожидания обслуживания запросов на регенерацию. В общем случае этот код ненулевой, поэтому на выходе компаратора 13 присутствует логическая единица, которая поступает на выход элемента ИЛИ 10.

Предположим, что на вход 16 устройства поступает запрос к динамической памяти. Тогда на всех четырех входах элемента И-НЕ 2 окажутся логи ческие единицы, а на его выходе логический ноль. Величины задержек элементов 5 и 8 Гу и Г сравнимы с задержкой распространения сигнала через элементы И-НЕ и удовлетворяют соотношению fg Tj. . Поэтому логический ноль окажется на входах элементов И-НЕ 4 и 7 и запретит их срабатавание при возможном поступлеН1 и запросов с входов 17 и 18. На выходе 19 установится единица, означаютая обслуживание запроса с входа 16, после сброса которого устройство возвратится в исходное состояние. Обслуживание запросов с .входов 17 и 18 . происходит аналогично. Если к моменту окончания работы динамической памяти с первым каналом на входах 17 и 18 присутствуют оба запроса, то первым поступит на обслуживание запрос с входа 17, так как fj fg . В дальнейшем вновь может начаться обслуживание запроса с входа 16 и т.д. Таким образом, при значительной частоте поступления запросов по входам 16 и 17 запрос на регенерацию на входе 18 находится в состоянии ожидания. Так как после его прихода на. третьем входе элемента И 11 оказывается логическая единица, то импульсы с генератора 15 начинают поступать на суммирующий вход счетчика 12, и когда его содержимое станет равным коду записанному в регистре 14, на выводе компаратора 13 появляется логический ноль. Последний запрещает дальнейшее прохождение

импульсов с генератора 15 на суммирующий вход счетчика 12. По окончании обслуживания очередного запроса с входов 16 и 17 логический ноль с выхода элемента НЕ 6 проходит эле0 мент ИЛИ 10 и поступает на входы элементов И-НЕ 2 и 4, прежде чем логический ноль появляется.на выходах элементов 2 и 5. Поэтому следующим обслуживается ёапрос с входа 18,

5 по окончании которого счетчик 12 обнуляется и работа устройства во- зобновляе-Гся.

Применение изобретения позволяет повысить быстродействие предлагае- мого устройства.

ПРИОРИТЕТНОЕ УСТРОЙСТВО ДЛЯ ДИНАМИЧЕСКОЙ ПАМЯТИ, содержащее блок анализа запросов н регистр, причем входы запроса устройства являются входами блока анализа запросов, информационный вход регистра является кодовым входом устройства, о тли ч ающе е с я тем, что, с Целью повышения быстродействия, оно Содержит элемент И, счетчик. компаратор, генератор импульсов и элемент ИЛИ, причем выход элемента И соединен с суммирующим входом счетчика, выход счетчика соединен с первым входом компаратора, второй, вход которого соединен с выходом регистра, .выход компаратора соединен с первым входом элемента И, вто, рой вход которого соединен с выходом генератора импульсов, третий вход элемента И соединён с входом сброса счетчика и с последним входом запроса устройства, последний элемент И-НЕ блока анализа запросов соединен с первым входом элемента ИЛИ, второй вход элeмeнta ИЛИ соединен с выходом компаратора, выход элемента ИЛИ соединен с последними входсми элементов И-НЕ блока анализа запросов, кроме .последнего элемента И-НЕ,выходы блока ансшиза запросов являются выходами устройства.