Реверсивный счетчик Советский патент 1983 года по МПК H03K23/02 

(54) РЕВЕРСИВНЫЙ СЧЕТЧИК Изобретение относится к вычислительной технике и автоматике и может быть использовано для счета импульсов. Известен реверсивный счетчик, содержащий группы разрядов, тактовые входы которых соединены с входом счетчика, а выход переноса каждой группы соединен с тактовыми входами разрядов следующих, групп l. Недостатком этого реверсивного счетчика является функциональная ненадежность. Наиболее близким по технической сущности является реверсивный счетчик, содержащий группы разрядов , каждый из которых содержит первый и второй формирователи сигнала переноса, первый и второй коммутационные триггеры и триггер памяти, тактовые входы всех коммутационных триггеров данной группы разрядов соединены с входом счетчика и первым и вторым выходами переноса каждой из предыдущих групп разрядо разрешающие входы коммутационных триггеров данного разряда данной группы разрядов соединены с первым и вторым выходами формирователей сигнала переноса каждого разряда, предшествующего данному в этой же группе разрядов, а с одним из входов первого и второго формирователей сигнала переноса каждого разряда соединены соответственно шины Сложение и Вычитание 2. Недостатком этого реверсивного счетчика является относительно низкое быстродействие. Это связано с необходимостью ишользования связей каждого разряда со всеми последующими, чТо приводит к большой нагрузке на элементы и снижению быстродействия. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что в реверсивном счетчике, содержащем группы разрядов каждый из которых содержит первый и второй формирователи сигнала переноса, первый и второй коммутационные триггеры и триггер памяти, тактовые входы всех коммутационных триггеров данной груипы разрядов соединены с входом счетчика и первым и вторым выходами переноса каждой из предыдущих групп разрядов , разрешающие входы коммутационных триггеров данного разряда данной группы разрядов, кроме последнего разряда этой же группы и первого разряда первой группы, соединены с первы и вторым выходами формирователей сигнала переноса всех предыдущих разрядов в этой же , разрешающие входы первого и второго коммутационных триггеров последнег разряда данной группы разрядов соединены соответственно с первым и вторым выходами формирователей сигнала переноса каждого разряда, предшествующего последнему разряду в этой же группе разрядов, а с одним из входов первого и второго формирователей сигнала переноса каждого разряда соединены соответственно шины Сложение и Вьгчитание, к информационным входам первого коммутационного триггера последнего разряда данной группы разрядов подключены прямой выход второго коммутационного триггера этого же разряда, шина Сложение, ииверсный и прямой выходы соответственно первого коммутационного триггера и триггера памяти каждого разряда, предшествующего последнему разряду в данной группе разрядов, а к информационным входам второго коммутациейного триггера последнего разряда данной группы разрядов подключены инверсный выход первого коммутационного триггера этого же разряда, Ц|ина Вычитание, прямой и инверсный выходы соответственно второго , коммутационного триггера и триггера памяти каждого разряда, предшествующего последнему разряду в данной группе разрядов, при этом прямой выход первого комг утационного триггера и инверсный выход второго коммута ционного триггера последнего разряда данной группы разрядов соединены соответственио с входами установки и сброса триггера памят каждого разряда, предшествующего последнему разряду в этой же группе разрядов, выходы первого и второго формиров.ателей сигнала переноса последнего разряда данной группы разрядов соединены соответственно с первым вторым выходами переноса данной Группы разрядов, а с одним из разрешающих входов первого и второго коммутационных триггеров последнего разряда данной группы разрядов соединены соответственно второй и первый выходы переноса этой же группы разрядов. На чертеже изображена схема реверсивного счетчика. Устройство содержит группы 1 разрядов, разряды 2-1 2-к группы, первый и второй коммутационные триггеры 3 и 4 разряда, триггер 5 памяти разряда, первый и второй формирователи 6 и 7 сигнала перекоса разряда, первый и второй выходы 8 и 9 переноса группы разрядов, шину 10 Сложение и шину 11 Вьпштание , вход 12 счетчика. 10 64 Каждая группа разрядов реверсивного счетчика работает следующим образом. Пусть на шине 10 - логическая 1, а на шине 11 - логический О, т. е. счетчик работает в режиме суммирования. Тогда изменение состояния триггеров 5 памяти этой группы происходит по импульсам, подаваемым на вход 12, при условиии, что сигналы на первом и втором выходах переноса 8 и 9 каждой из предыдущих групп разрядов равны логической 1. При выполнении этого условия происходит переключение триггера 5 памяти первого разряда 2-1 этой группы, если перед этим же -триггеры 5 памяти этой группы находились в нулевом логическом состоянии. В ближайшей паузе между импульсами, подаваемь1ми на вход. 12, появляется логическая 1 на выходе первого формирователя 6 сигнала переноса первого разряда 2-1 этой группы. При следующем выполнении условия срабатывания для этой группы происходит . переключение триггеров 5 памяти первого 2-1 и второго 2-2 разрядов этой группы и т. д. К моменту прихода М-го импульса. где М коэффициент пересчета предыдущих групп разрядов счетчика, появляется логическая 1 на первом выходе переноса 8 этой rptynnbi. импульс производит переключение всех триггеров 5 памяти этой группы и триггера памяти первого разряда следующей группы разрядов. Работа группы разрядов счетчика в режиме вычитания аналогична вьш1еописанному. Таким образом, при введении новых связей снижается нагрузка на выходы переносов, что обеспечивает повышение быстродействия счетчика. Формула изобретения Реверсивный счетчик, содержащий группы разрядов, каждый из которых содержит первый и Второй формирователи сигнала переноса, первый и вторюй коммутационные триггеры и триггер памяти, тактовые входы всех коммутационных триггеров данной группы разрядов соединены с входом счетчика и первым и вторым выходами переноса каждой из предыдущих групп разрядов, разрешающие входы коммутационных триггеров данного разряда данной группы разрядов, кроме последнего разряда этой же группы и первого разряда первой группы, соединены с первым и вторым выходами формирователей сигнала переноса всех предьвдущих разрядов в зтой же группе, разрешающие входы первого и второго коммутационных триггеров последнего разряда данной группы разрядов соединены 5первым и вторым выходам соответственно с формирователей сигнала переноса каждого , разряда, предшествующего последнему разряд в этой же группе разрядов, а с одним m входов первого и второго формирователей сигнала nepejioca каждого разряда соединены сооггветственноо шины .Сложение и .Вычита ние, отличающийся тем, что, с целью повышения его быстродействия, -к информационным входам коммутационного триггера последнего разряда данной группы разрядов подключены прямой выход второго коммутационного триггера этого же разряда, шина Сложение, инверсный и прямой вьь ходы соответственно первого кем мутационног триггера и триггера памяти каждого разряда, предшествующего последнему разряду в данной группе разрядов, а к информационным входам второго коммутационного триггера последнего разряда данной группы разрядов Подключены инверсный выход первого коммутационного триггера этого же разряда, шина- Вычитание, прямой и инверсный выходы соответственно второго- коммутационного триггера и триггера памяти каждого ,. разряда, предшествующего последнему разряду 66 в данной группе разрядов, при этом прямой выход первого коммутационного i триггера и Инверсный выход второго коммутационного . триггера последнего разряда данной группы разрядов соединены соответственна с входами установки и сброса триггера памяти каждого разряда, лредшествуюшего последнему разряду в этой же группе разрядов, выходы первого и второго формирователей сигнала переноса последнего разряда данной группы разрядов ; соединены соответственно с первым и вторым выходами переноса данной группы разрядов, ас одним из разрешающих входов первого и второго коммутационных триггеров последнего разряда данной группы разрядов соединены соответственно второй и первый выходы переноса этой же группы разрядов. Источники информации, принятые во внимание при экспертизе 1.Майоров С, А. Проектирование микроэлектронных цифровых устройств. М., Советское рад|со, 1977, с. 156, рис. 5.7. 2.Авторское свидетельство СССР N 287121. кл. Н 03 К 23/00, 1969 (прототип).