Реверсивное счетное устройство Советский патент 1992 года по МПК H03K23/56 

Изобретение относится к цифровой технике и может быть использовано для пересчета импульсов.

Цель изобретения -упрощение устройства.

На чертеже изображено предлагаемое устройство, структурная схема.

Устройство содержит тактовую шину 1, К-разрядный реверсивный счетчик 2 и счетные разряды , каждый из которых, кроме М-го (), содержит первый 4 и второй 5 элементы И-НЕ, первый 6 и втоРО.Й 7 коммутационные триггеры и триггер 8 памяти, которые выполнены в базисе ИНЕ, а М-й () разряд содержйт несимметричный Т-триггер 9, который выполнен на двух коммутационных триггерах 6 и 7 и одном триггере 8 памяти в базисе И-НЕ, с входами первого элемента И-НЕ 4 разряда соединены шина 10 сложения, прямой выход первого коммутационного триггера 6 и инверсный выход второго коммутационного триггера 6 и инверсный выход второго коммутационного триггера 7 этого же разряда, а с входами второго элемента И-НЕ 5 разряда соединены шина 11 вычитания и прямой выход второго коммутационного триггера 7 этого же разряда, выход первого элемента И-НЕ 4 каждого разряда, кроме {М-1)-го () разряда, соединен с входами сброса и установки первого коммутационного триггера 6 последующего разряда, а выход второго элемента И-НЕ 5 каждого разряда, кроме ()-го(), соединен с входом установки второго коммутационного триггера 7 и с входами сброса обоих коммутационных триггеров 6 и 7 последующего разряда, выходы обоих элементов И-НЕ 4 и 5 (М-1)-го ) разряда соединены с входами сброса коммутационных триггеров 6 и 7 М-го () разряда, а в каждом из разрядов инверсный выход второго коммутационного триггера 7 соединен с входами сброса триггера 8 памяти и первого коммутационного триггера 6, инверсный выход которого соединен с .входом установки триггера 8 памяти, прямой выход которого соединен с входом установки первого коммутационного триггера 6, а в М-м () разряде прямой выход первого коммутационного триггера б соединен с входом установки второго коммутационного триггера 7, шины 10 сложения и 11 вычитания соединены с соответствующими входами (+ и -) К-разрядного реверсивного счетчика 2, выходы переносов ( и Р-) которого соединены с входами сброса всех коммутационных триггеров 6 и 7 счетных разрядов 31-3 М, тактовая шина 1 соединена с синхровходом сСК-разрядного реверсивного счетчика 2 и с входами сброса всех коммутационных триггеров 6 и 7 счетных разрядов , а в каждом из счетных разрядов прямой выход первого коммутационного триггера 6 соединен с входом установки второго коммутационного триггера 7 этого же разряда.

Первый коммутационный триггер б выполнен на логических элементах И-НЕ 12 и 13, второй коммутационный триггер 7 выполнен на логических элементах И-НЕ 14 и 15, а триггер 8 памяти выполнен на логических элементах 16 и 17.

Устройство работает следующим образом.

Прямой код состояния реверсивного счетного устройства снимается в первых Кразрядах с прямых выходов реверсивного счетчика 2, а в разрядах3 1-3 М -с прямых выходов триггеров 8 памяти (К - число разрядов реверсивного счетчика 2).

Реверсивный счетчик 2 формирует сигнал переноса Р+ 1 (Р- 1) для каждого 2-го импульса на шине 1 в зависимости от режима работы устройства. Причем сигнал переноса P-t-(P-) переключается в паузе между импульсами на шине 1.

Пусть имеем режим сложения, т.е. на шине 10 присутствует Лог.1, а на шине 11 - Лог.О. Рассмотрим работу реверсивного счетного устройства из исходного состояния Лог.1 на прямых выходах К-разрядного реверсивного счетчика 2 и триггеров 8 памяти счетных разрядов . При этих условиях сигнал на выходе переноса Р+ равен Лог.1. /

Фронт первого импульса на щине 1 переключает в Лог.О сигналы на прямых выходах К-разрядного реверсивного счетчика 2 и в Лог. Г сигнал на прямом выходе триггера 8 памяти разряда . По срезу первого импульса на шине 1 переключаются в Лог.О сигналы на выходе переноса Р+ реверсивного счетчика 2 и на прямом выходе первого коммутационного триггера 6 разряда , после чего переключается в Лог.1 сигнал на выходе первого логического элемента И-НЕ 4разряда 3-1, затемв Лог.О сигнал на прямом выходе первого коммутационного триггера 6 разряда , после чего переключается в Лог.Г сигнал на выходе первого логического элемента И-НЕ 4 разряда , и т.д. Затем последовательно переключаются сигналы на прямом выходе первого крммутационного триггера.б разряда в Лог.О и на выходе первого логического эл.емента ИНЕ 4 этого же разряда в Лог.Г . Для правильной работы реверсивного счетного устройства в управляющем режиме с максимальным быстродействием необходимо, чтобы последнее переключение произошло до фронта К импульса на шине 1. Это возможно лишь при выполнении условия -2 - 2, из которого следует выбирать параметры М :. К. Так, например, если К будет принимать значения 1, 2, 3 ..., то М будет принимать значения 4, S 10, 22..., т.е. при этих значениях К можно построить реверсивное счетное устройство максимально на 5, 12, 25 и т.д. разрядов.

Несмотря на то, что в разрядах организован сквозной перенос межразрядной информации, реверсивное счетное устройство работает в управляющем режиме с минимальным периодом следования тактовых импульсов, равным 6Та, где Тз - максимальное время задержки логического элемента И-НЕ.

Аналогичным образом работает реверсивное счетное устройство в режиме вычитания при условии, что на шине 10 присутствует Л ог.О, а на шине 1Т - Лог. 1.

Таким образом, при сохранении максимального быстродействия устройства достигается упрощение его структуры за счет сокращения числа связей на величину, равную ЗМ-4, и применения элементов с меньшим коэффициентом объединения по входу.

Реверсивное счетное устройство может быть реализовано и в базисе ИЛИ-НЕ.

Формула изобретения Реверсивное счетное устройство, содержащее тактовую шину, К-разрядный реверсивный счетчик и счетные разряды, каждый из которых, кроме М-го разряда, содержит два элемента И-НЕ, два коммутационных триггера и триггер памяти, которые выполнены в базисе И-НЕ, а М-й разряд содержит несимметричный Т-триггер, который выполнен на двух коммутационных триггерах и одном триггере памяти в базисе И-НЕ, с входами первого элемента И-НЕ разряда соединены шина сложения,

прямой выход первого коммутационного триггера и инверсный выход второго коммутационного триггера этого же разряда, а с входами второго элемента И-НЕ разряда соединё чи шина вычитания и прямой выход второго коммутационного .триггера этого же разряда, выход первого элемента И-НЕ каждого разряда, кроме (М-1)-го разряда, соединен с входами сброса и установки первого коммутационного триггера последующего разряда, а выход второго элемента И-НЕ каждого разряда, кроме (М-1)-го разряда, соединен с входом установки второго коммутационного триггера и с входами сброса обоих коммутационных триггеров последующего разряда, выходы обоих элементов И-НЕ (М-1)-го разряда соединены с входами сброса коммутационных триггеров М-го разряда, в каждом из разрядов нулевой выход второго коммутационного триггера соединен с входами сброса триггера памяти и первого коммутационного триггера, инверсный выход которого соединен с входом установки триггера памяти, прямой выход которого соединен с входом установки первого коммутационного триггера, а в М-м разряде прямой выход первого коммутационного триггера соединен с входом установки второго коммутационного триггера, шины сложения и вычитания соединены с соответствующими входа 1и К-разрядного реверсивного счетчика, выходы переносов которого соединены с входами сброса всех коммутационных триггеров счетных разрядов, тактовая шина соединена с синхровходом К-разрядного реверсивного счетчика и входами сброса всех коммутационных триггеров счетных разрядов, отличающееся тем. что, с целью его упрощения, в каждом из счетных разрядов, кроме М-го разряда, прямой выход первого коммутационного триггера соединен с входом установки второго коммутационного триггера этого же разряда.

Изобретение относится к цифровой технике и может быть использовано для пересчета импульсов. Цель изобретения - упрощение устройства - достигается введением новых функциональных связей междусхемными элементами. Устройство содержит тактовую шину 1, К-разрядный реверсивный счетчик 2 и счетные разряды 3, каждый из которых, кроме .М-го разряда, содержит два элемента И-НЕ 4 и 5, два коммутационных триггера 6 и 7 и т|эиггер 8 памяти, а М-й разряд содержит несимметричный Т-триггер 9, выполненный на двух коммутационных триггерах 6 и 7 и одном триггере 8 памяти, шины 10 сложения и 11 вычитания. Первый коммутационный триггер 6 выполнен на элементах И-НЕ 12 и 13, второй коммутационный триггер 7 выполнен на элементах И-НЕ 14 и 15, а триггер 8 памяти выполнен на элементах И-^НЕ 16 и 17. Устройство может быть реализовано и в базисе ИЛ И-НЕ. 1 ил.