Реверсивный аналого-цифровой преобразователь Советский патент 1990 года по МПК H03M1/02 H03M1/48 

i

(Л

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления и системах автоматизации научных исследований. Цель изобретения - расширение области применения. Это достигается тем, что в преобразователь, содержащий коммутаторы 1, 13, реверсивный счетчик 2, цифро-аналоговый преобразователь 3, фиксаторы 4 сигнала, блок 5 сравнения, введены блок 6 сопряжения, мультиплексоры 7, 8, блоки 9, 10 памяти, элементы И 11, 12 и блок 14 управления. 1 з.п. ф-лы, 6 ил.

О) ГС

со

со

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления и системах автоматизации научных исследований. Целью изобретения является повышение быстродействия.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - функциональная схема блока управления; на фиг. 3 - функциональная схема блока сопряжения; на фиг. 4 - функциональная схема управляемого генератора; на фиг. 5 - функциональная схема формирователя импульсов; Eia фиг. 6 - временные диаграммы сигналов на выходах блока управления. Устройство (фиг. 1) содержит коммутатор 1, реверсивный счетчик 2, цифроанало- говый преобразователь (ЦАП) 3, фиксаторы 4 сигнала, блок 5 сравнения, блок 6 сопряжения, мультиплексоры 7 и 8, блоки 9 и 10 памяти, элементы И 11 и 12, коммутатор 13, блок 14 управления.

Блок управления (фиг. 2) содержит формирователи 15 и 16 импульсов, элементы И-НЕ 17 и 18, триггер 19, счетчик 20, формирователь 21 импульсов, инверторы 22 и 23, триггер 24, формирователь 25 импульсов, элемент ИЛИ-НЕ 26, дифференцирующий элемент 27, имеющий вход 28, формирователь 29 импульсов, элемент И-НЕ 30, элемент И 31, управляемый генератор 32.

Блок сопряжения (фиг. 3) содержит элементы ИЛИ-НЕ 33-43, коммутаторы 44 и 45, инвертор 46, элемент И-НЕ 47, триггеры 48 и 49, элементы И-НЕ 50 и 51, инвертор 52, элементы И-НЕ 53 и п4, инвертор 55, элемент И 56, элемент И-НЕ 57, инвертор 58 и элемент И-НЕ 59.

Управляемый генератор (фиг. 4) содержит формирователи 60 и 61 импульсов и элемент И 62.

Формирователи 15 и 21 импульсов (фиг. 5) содержат формирователи 63 и 64 сигналов и элемент И 65.

Кривая А (фиг. 6) характеризует последовательность сигналов на выходе двоичного счетчика 20, причем 1, 2, 3, 4 и 7-й каналы - каналы АЦП, а 4, 5, 6 и 8-й каналы - каналы ЦАП. Кривая В характеризует последовательность импульсов с выхода формирователя 21. Импульс низкого уровня формируется по положительному фронту сигнала кривой А. Кривая С характеризует последовательность сигналов на входе счетчика 20, по заднему фронту которых счетчик 20 переключается, формируя адрес следующего опрашиваемого канала. Кривая D характеризует последовательность сигналов на выходе фор мипрователя 25. Импульсы низкого уровня формируются по переднему фронту сигналов на кривой В. Кривая Е характеризует импульс с выхода элемента 30, который формируется по переднему фронту сигнала нг кривой D (3-й канал АЦП), в случае, ёсл время преобразования больше отведенног

для каждого канала времени. Кривая F характеризует последовательность импульсов на выходе элемента 31, которые формируются на выходе элемента 15 для записи ин- формации в блок 9. Кривая G характеризует последовательность импульсов на выходе формирователя 29, которые стробируют запись аналогового сигнала с выхода ЦАП 3 в фиксаторы 4,-.

Преобразователь содержит доступные для ЭВМ при помощи блока 6 блоки 9 и 10, число ячеек в каждом из которых равно числу каналов п. ЭВМ читает из i-й ячейки блока 9 результат аналого-цифрового преоб- разования сигнала, поданного на i-й вход коммутатора 1 (если i-му каналу преобразователя назначена, путем занесения единицы в i-ю ячейку блока 10, функция АЦП). Если же в i-й ячейке блока 10 записан нуль, то на выходе фиксатора 4 поддерживает- ся сигнал, пропорциональный коду, записанному в i-ю ячейку блока 9.

Если каналу назначен режим АЦП, то формирование в блоке 9 текущего результата преобразования по этому каналу и под- 5 готовки к работе преобразователя по следующему каналу производится под управлением блока 14 за два такта.

Пусть первым тактом работы преобразователя является тот, к началу которого элементы преобразователя находятся в следую- 0 щем состоянии: му.чьтиалех .;(фг;м 7 первые выходы блока 14 подключены к входу записи блока 9, к адресным входам блоков 9 и 10 коммутаторов 1 и 13; мультиплексором 8 выходы реверсивного счетчика 2 подключены к информационным входам блока 9; на входе 5 записи блока 9 пассивный уровень (логическая единица); на адресных входах блоков 9 и 10 установлен адрес ячейки памяти, хранящей результат аналого-цифрового преобразования сигнала i, полученный в преды- 0 дущем цикле.

Первый такт начинается (фиг. 6, кривая В) записью кода с выходов блока 9 в реверсивный счетчик 2 по положительному фронту сигнала на третьем выходе блока 14. В течение этого такта осуществля- 5 ется ожидание прихода устройства в установившееся состояние, т. е. срабатывание коммутатора 1, установление сигналов на выходах ЦАП 3 и блока 5. К концу такта на первом выходе блока 5 устанавливается единичный (а на втором выходе нулевой) уро- вень, если сигнал, сформированный ЦАП 3 пропорционально цифровому коду счетчика 2, больше сигнала на i-м входе. При этом подготавливается прохождение сигнала с второго выхода блока 14 на вычитающий вход реверсивного счетчика через элемент П. И наоборот, если выход ЦАП 3 меньше преоб- .разуемого сигнала, единица формируется на втором (а на первом - нуль) выходе блока 5 и подготавливается прохождение

сигнала на суммирующий вход реверсивного счетчика 2 через элемент 12. Данные сигналы смогут пройти через элемент 11 или 12 если задан режим АЦП, т. е. на первых входах элементов 11 я 2 установлена ЛО1.- ческая единица.

Такт завершается прохождением одного или нескольких тактовых импульсов с второго выхода блока 4, через один из элементов П или 12 на вычитающий или суммирующий вход реверсивного счетчика . приводя его содержимое в соответствие с изменившимся входным .

Во втором такте после срлбатывания блока 5 (т. е. выходной сигнал ЦАП 3 больше или меньше изменившегося входного сигнала) выдается (отрицательным фронтом кривой F, фиг. 6) сигнал по одной из шин, поданных через мультиплексор 7 г первых выходов блока 14 на вход записи первого блока 9 памяти. Этот сигнал переписывает содержимое реверсивного счетчика 2 в блок 9. По завершении записи задний фронт кривой G (совиадаюший о положительным фронтом кривой F ф, -. 6), на первых выходах блока 14 устанавливается новый адрес, соответствуюшиг следуюи;с.1у каналу nooie чего осуш,ествляется запись выходного сигнала первого блока Э памяти в реверсивный счетчик 2 (сигналом с третьего выхода блока 14). Последний сигнал является началом первого тлкта работы преобразователя по новому каяилу.

Номер очередного канала равен i-f 1, если , и 1, если .

При цифроак.моговом преобразовании по каналу i код, записанный в реверсивный счетчик 2 в начале первого такта, не из.ме- няется, так как с: нал огического нуля с выхода блока 10 запирает оба э 1емента И i 1 и 12. Этот же сигнал ;ысокий уровень на кривой G, фиг. 6) вк..оча коммутатор 13, разрешая ему пропустить управляющий сигнал с четвертого выхода б. юка 14 на первый вход фиксатора 4,. Сигнал с четвертого выхода блока 14 полается после завершения переходного процесса на выходе. ЦАП 3 и переводит элмент 4, из режима хранения в режим записи. При этом проис.хо- дит поязаряд емкости в элементе 4,-.

Работа блока 14 начинается с установочного сигнала «Сброс И при включении питания ЭВМ.

Сигнал «Сброс Н поступает на вход фо и|зо1 ателя 16, который формирует короткий отрииательный им л-льс. Этот нм- пуль. сбрасывает триггер 24, при этом логическая единица с инверсного выхода триггера 24 разрешает прохождение импульса с формирователя 16 через элемент 18, а элерлент 17 в это время заперт уровнем логического нуля с прямого выхода триггера 24. Импульс с выхода элемента 18 (элементы 17 и 18 - это элементы, имеющие

ВЫХО.Х с 0 -КрЫТ,М КОЛЛСКТОрО :, их

выходы объедини ; .ы) пг ..сг на счетный вход счетчика 20. Kpo.ii .ого, этот ii.viiyvibc, прой.ля чере. инвертор 2:. удерживает формирователь 25 в пассивном состоянии на время дейсгния импульса, и. выходах счетчика 20 подсчитываете;- адрес ячейки блока 9, соответствующей О ;. .Tc-.xiy номеру канала коммугзтора I. После достижения

максч.-лального кода п--1 счетчик 2П сбрасывается в нуль, обеспечивая цикл, ское повторение работы преобразователя. Кроме того, с младшего |,1азряда счетчи:.г1 20 сигнал попад.чет на вход формиров тс..Я 2, , торый форм рует отркцательнич., импульсы с

длительностью, необходимой для перезаписи информации из блока 9 в реверсивн ш счетчик 2 и пере :;л. коммутатора 1. Эти и.мпульсы формируются по положч1ель- ному и отрицательному фронтам вхо.т,ного

сигнала.

Импульс с выхода формирователя 21 за- гжрает из время переключений формирователь 5. запускаемый по любому фронту на первом выходе блока 5, чтобы исключить .-южные срабатывания счетчика 20

в .ЛПГ1. По заднему фронту выходного и.мпульса формирователя 21 в -пиг- гер 24 записывается признак АЦП/ПА I. поступающий на второй в.ход блока 14 с выхода блока 10. Если задам режим АЦП. то с 1 рямсто выхода триггера 24 уровень логической единицы разрешает прохожто:;ие коротких о;-рииательных импульсов (ос иест- вляющих и.менение кода в счетчике 20) с выхода формирователя 15 через элемент 17, а элемент 1й в это время заперт логическим нулем с инверсного г ыхода триггера 24.

Если за отведенное канал - время (отсчитываемое совокупностью элементов 22, 25, 30 и 31) фop ;иpoвaгe. lb 15 не запускаемся, происходит пр 1нуди1ельпоо перек,чк)чен 1е ;саналов выходным сигналом элемент 30.

Независимо от источника ci-: И - .-.а ключеник номера каи,1ла, поступаюп1(го на вход счетчика 20, пер- Д мзмеменяем к-иа в счетчике 20 формируется - ;.11ал записи содержимого реверсивного счет шка 2 г илок 9: при переключении канал по срабат ;цанию

блока 5 сигналом записи явл отся выходной сигнал элемента 15, нодап- ый на выход блока 14 через элемент 31. лри пер ключении канала по истечении отполенного интервала времени - выходной игнал j,ie- мента 30. Б первом случае noBToprioe персключение кагала и запись в память блокируются риггеро 19. Сигнал sanncii в блок 9 с вы.хода счетчика 20 подан на вто- рь с ипформяцио:(: ые входы мультиплексора 7, поэтому совокупность этих сиг

налов обозначена как параллельный код на первых вы.ходах блоку 14 (фиг. 1).

Если триггером 24 задан режим ЦАП, то нуль на его прямом вых..де .чнпирссг элемент 17 и заирещгют прохс/) Цлшс cnr,ia.:a

записи в блок 9 через элемент 31, а единица с инверсного выхода подготавливает прохождение отрицательного импульс;. с да формирователя 29 через элемент 18. ме того, сигнал с прямого выхода трш :ч- ра 24 разрешает запуск формирователя, выходным сигналом элемента 21.

По заднему фронту выходного импульса формирователя 29 производится увеличение кода номера канала в счетчике 20. С второго выхода формирователя 29 импульсом положительной полярности осуществляется запись выходного сигнала ЦАП в фиксатор 4„. Длительность выходного импульса элемента 29 должна быть достаточна для запоминания выходного сигнала ЦАП.

Формирование импульсов на втором выходе блсча 14, предназначенных для подачи на счетнь.с входы реверсивного счетчика 2, осуществляется управляемым генератором 32. Формирователь 61 запускается по заднему фронту импульса заданной длительности с выхода формирователя 60. Далее формирователь 60 уже запускается отрицательным фронтом импульса с выхода формирователя 61. С прямого и инверсно гп выходов формирователей 60 и 61 соответственно импульсы попадают на входы элемента 62. Запрет прохождения импу.чьсов с выхода элемента 62 осуществляется путем воздействия входного импу.ьса на вхиды сброса формирователей 60 и Ь1, переводя их в пассивное состояние.

На диаграмме сигналов в разных точках блока 14 (фиг. 6) 1, 2, 3, 4, 7-й каналы работают в режиме АЦП, а 5, 6, 8-й каналы - в режиме ЦАП. Кг.ивая А отображает сигнал на выходе л: адщего разряда счетчика 20, по которомv осуществляется переключение каналов. Кривые D Е отражают формирование импу.;г.,,:а ..-ореключения каналов по истечении от; .lennoro :ч1 преобразование времени ;;.р - /киме АЦП. Такая ситуация возможна, ес.ц скорость и;;мене- ния )ходного сигнала препчпшет, быстродействие АЦП, а также работу АЦП во время вхождения в ре- м слежения после включения питания :

Реализация блока 6 :,JB:-ICHT от па интерфейса, используемого в ЭВГД. . л. -орым должен работать преобразователь, блок 6 (фиг. 3) работает магистральны.-,. интерфейсом МПИ. Интерфейсная магистраль в этом случае содержит шестнадцать шин АД1, ..., АД16 для передачи адреса и обмена данными между ЭВМ и периферийными устройствами. Кроме того. 1фи обраш,е- нии к периферийному устройстыи; (т. е. обращении по адресу, большему ШООООв) одновременно с адресом устройства ЭВМ вырабатывается сигнал ВУ. В блок 6 поступают из ЭВМ также управляющие сигналы интерфейса: сигнал СИА, указывающий, что ЭВМ выставила на шинах . адрес абонента.

сигнал «Вывод, указм..ающий, что ЭВМ выставила на иынах АД1 данные для занесения по ранее заданному адресу, и сигнал «Ввод, по которому периферийное устройство должчо выставить дапмые лля ввода в ЭВМ. После приема данных из ЭВМ по сигналу «Вывод или передачи данных в ЭВМ по сигналу «Ввод блок 6 передает в ЭВМ сигнал СИП, разрешающий ЭВМ начать новый цикл обмена данными. Активные уровни всех перечисленных сигналов низкие.

Б.;1ок 6 при данных из преобразователя в ЭВМ (интерфейсный цикл «Ввод) работает следующим образом.

ЭВМ выставляет адрес одного из восьми

каналов преобразователя (блок а памяти). Этим адресом может быть восьмеричное число от 177700 до 177716 либо ьосьмеричное число от 177770 до 177736, если есть обращение к блоку 10. Сигналы .- а шинах

АД1, ..., АД12 и сигнал ВУ имеют при этом низкий уровень и проходят через элементы 33 40 на элемент 47 на пять входов и на триггеры 48 и 49. Если адрес на входах элементов 33-40 и принадлежит области

5 177700177736, то на выходе элемента 47

формируется низкий уровень сигнала.

На триггере 49 запоминается разряд АД4, нулевое значение которого (адреса в диапазоне 177700- 177716) указывает на обращение к блоку 9, а единичное значение (адре0 са в диапазоне 177720-177736) указывает на обращение к блоку 10.

Сигнал СИА, поступающий через элемент 41, записывает в триггер 49 значение разряда АД4, а пройдя через инвертор 46,

5 этот же сигнал записывает данные с 1нин АД1, АД2, АДЗ и выходной сигнал элемента 47 в триггер 48. При этом логическая единица H/I выходе А1 триггера 48 является пpизнaкo обращения г, одному из каналов

Q преобразова1еля (общим адресом), а на выходах А2, A3, А4 записан номер канала преобразователя, поступаюпшй на выход блока 6. Этот номер канала попадает, на адресные входы блока 9 и блока 10 через мультиплексор 8, который переключается общим

45 адресом с выхода 2 блока 6.

ЭК Ч выставляет сигнал «Ввод, кото1ЫЙ черс:- элемент 42, складываясь

ia эле.меите 50 : общим адресом с выхо.1 триггера 48, и формирует сигнал

;;пзкого уровня на управляющих входах ком50 мутаторов 44 и 45. При этом коммутато- 44 45 переключаются на ввод информации (поданной на второй вход блока 6) в ЭВМ (входы 1; щинных формирователей подключены через двунаправленные шины В,- к интерфейсной шине ЭВМ). Таким образом получается, что выходы блока 9 оказываются подключены к ш ине ЭВМ. Сигнал с выхода элемента 50, пройдя через элементы И-НЕ 64 и инвертор 58, попадает на

вход элемента 57 (формируя при этом сигнал СИП, говорящий о том, что данные выставлены на интерфейсную магистраль ЭВМ) и на вход элемента 59 (разрешая пройти на интерфейсную магистраль ЭВМ признаку ЦАП или АЦП с первого входа блока 6 сопряжения).ЭВМ принимает сигнал СИП, читает данные и заканчивает цикл обращения к каналу, снимая сигналы СИА и «Ввод.

Блок б в режиме вывода данных из ЭВМ в блоки 9 и 10 (цикл «Вывод) работает следующим образом. Эта операция необходима для записи режимов работы в блок 10 с выхода 5 блока 6 (разряд АД8) и при записи данных в какую-нибудь ячейку памяти блока 9, используемую для реализации режима Ц.ЛП, с третьего выхода блока 6. Распознавание адреса, посылаемого ЭВМ, производится аналогично описанных для цикла «Ввод.

ЭВМ выставляет сигнал «Вывод, кото- рый, пройдя через элемент 43, элемент 51 и инвертор 52, попадает на входы элементов 56 и 53. При этом, если происходит запись информации в блок 9, то высокий уровень сигнала с инверсного выхода тригге- ра 49 разрешает сигналу «Вывод пройти через элемент 56. Его прохождение через элемент 53 запрещается сигналом с прямого выхода триггера 49. С выхода элемента 56, являющегося выходом 4 блока 6, высокий уровень сигнала попадает на управ- ляющий вход мультиплексора 8, который подключает входы блока 9 через коммутаторы 44 и 45, через выход 3 к интерфейсной магистрали ЭВА. Коммутаторы 44 и 45 оказываются подключенными 1пинами В; к выходам О;, так как на их управляющих вхо- дах. поддерживается уровень логической единицы (ввода нет). С выхода элемента 56 сигнал «Вывод, пройдя через инвертор 58, попадает по одной из шин первого выхода блока 6 через мультиплексор 7 на вход записи блока 9 низким уровнем. Мультиплексор 7 во время цикла «Вывод исключает попадание на блок 9 сигнала «Запись от блока 14. Аналогично производится запись признака режима в блок 10, за исключением того, что вместо элемента 56 открыт эле- мент 53.

Сигнал «Вывод с выхода элемента 51, пройдя через элементы 54 и элемент 57, формирует сигнал СИП низкого уровня. Появление этого сигнала говорит ЭВМ о том, что данные приняты периферийным устрой- ством (т. е. блоком 6) и ЭВМ снимает сигнал «Вывод и СИА. На этом цикл «Вывод заканчивается.

Формула изобретения

5

5

5 0 5 5

0

соответствующими входными щинами, а выход соединен с первым входом блока сравнения, цифроаналоговый преобразователь, входы которого соединены с соот- зетствуюп1и.ми выходами реверсивного счет- чи.ча, второй коммутатор, выходы которого соединены с соответствующими первыми входами фикса-оров сигнала, выходы которых являются соответствующими вы.ходными щинами, отличающийся гем, что. с целью по- выщения быстродействия, в него введены два мультиплексора, два блока памяти, дра элемента И, блок управления и с.юк сопряжения, первые выходы которого соединены с соответствующими первыми адресными входами первого мультиплексора, второй выход соединен с управляющим входом первого мультиплексора, третьи выходы соединены с соответствующими первыми адресными входами второго мультиплексора, четвертый выход соединен с управляющим входом второго мультиплексора, пятый, щестой и седьмой выходы соединены соответственно с информационным Б.ходом, входом записи первого блока памяти и первым входом блока управления, первый вход блока сопряжения объединен с первыми входами первого и второго элементов И, вторым входом блока х правления, первым управляющим входом второго коммутатора и соединен с выходом первого блока памяти, вторые входы блока сопряжения объединены с соответ- ствуюьдими информационными входами реверсивного счетчика и соединены с соответствующими выходами второго блока памяти, группа входов-выходов является щиной интерфейсной магистрали, п-адресных входов первого и второго блоков памяти соответственно объединены и соединены с соответствующими п-выходами первого муло- типлексора, выходы второго мyльтип.Jt кcopa соединены с соответствующими информационными входами второго блока памяти, вторые адресные входы второго мультиплексора соединены с соответствующими вы.чода- ми реверсивного счетчика, вторые адресные входы первого мультиплексора объединены с соответствующими адресными входами первого и второго компараторов и соеди1;е- ны с соответствующими первыми выходами блока управления, вход записи второго блока памяти соединен с п-м выходом первого мультиплексора, второй выход блока управления соединен с вторыми входами элементов И, третий выход соединен со счетным входом реверсивного счетчика, четвертый выход соединен с вторым управляющим входом второго коммутатора, третий вход блока управления объединен с третьим входом первого элемента И и соединен с первым выходам блока сравнения, второй выход которого соеди1 ен с третьим входом второго элемента И, второй вход блока сравнения объединен с вторыми входами фиксаторов сигналов и соединен с вы.чодом

цифроаналогового преобразователя, выходы первого и второго элементов И соединены соответственно с входами сложения и вычитания реверсивного счетчика.

.К6/1.1,1

К5лЯ

J6J1.1

вторые выходы первого и второго коммута- являются соответственно входами группы входов-выходов блока.

Н 6j. 2

КМ11Д

Кол.

i

йл.21

-ц-ir ;

Л|бО

рУ

и 5л 5

-С

63

1

и 5л. 23,21 4,25

jxn..,.

нбл. 11,12 -

ЛфигЛ

н6л.17,19. -

Ь4 л

5

f, г..«I ч .MI -| 5 ,,,I i ,,.

7/r o //.

i

7/r o //.

6