Устройство для сокращения избыточности информации Советский патент 1983 года по МПК G08C19/28 

синхронизации, другой выход которого соединен с управляющими входами сумматоров С 23. К недостаткам известного устройства --отн осится то, что коэффициент сжатия частот, обеспечиваемый устрой ством, является небольшим. Это обусловлено тем, что сжатие информации достигается за счет уменьшения числа передаваемых координат, а объем каждой передаваемой координаты остается неизменным. К числу недостатков данного устройства следует отнести такж сложность его технической реализации Цель изобретения - повышение информативности устройства и упрощение технической реализации устройства. Поставленная цель достигается тем что устройство, содержащее коммутатор, информационный вход которого соединен с входом устройства, выход с входом аналого-цифрового преобразо вателя, блок синхронизации, первый и второй выходы которого соединены с управляющими входами коммутатора и блока сравнения, блок постоянной памяти и блок буферной памяти, выход которого соединен с выходом устройст ва, дополнительно содержит арифметический блок и регистр, выход аналого цифрового преобразователя и блока постоянной памяти соединены с информационными входами арифметического блока,первый выход которого соедине с информационным входом регистра, вт рой выход - с информационным входом блока буферной памяти и первым инфор мационным входом блока сравнения, пе вый и второй выходы блока сравнения соединены с управляющими входами соответственно блока буферной памяти и регистра, выход которого соединен со вторым информационньом входом блок сравнения, третий выход блока синхро низации ерединен с управляющим входом арифметического блока. На чертеже представлена структурная схема устройства. Устройство содержит коммутатор 1, аналого-цифровой преобразователь 2, блок 3 постоянной памяти, арифметический блок 4, регистр 5, блок 6 синхронизации, блок 7 сравнения и блок 8 буферной памяти. Устройство работает следующим образом. В блок 3 постоянной памяти до начала обработки сообщения заносится рначение максимально допустимой абсолютной погрешности восстановления сжатых данных . Цикл обработки -го отсчета состоит из трех тактов. По первому тактовому импульсу с блока бсинхронизации обрабатываемый сигнал через коммутатор 1 поступает на аналого-цифровой преобразователь 2, где преобразуется в цифровую форму. По второму тактовому сигналу арифметический блок 4, используя данные, поступающие на его входы с блока 3 постоянной памяти и с аналого-цифрового преобразоэателя 2 в соответствии с выражением N{i)rj.-i::N(ic,. L с - где X(i) - значение обрабатываемого отсчета, определяет параметр Nd), однозначно характеризующий i-и отсчет. По третьему тактовому импульсу, поступающему с блока 6 синхронизации, блок 7 сравнения сравнивает значение параметра N(i), поступающего на его вход с арифметического блока 4 со значением параметра N(T-IJ, поступающим на другой его вход с регистра 5. Если N(i) W(i-1J, то блок 7 сравнения не вырабатывает никаких управляющих сигналов и устройство переходит к обработке нового отсчета. Если же N(i ); N(i--l),To блок 7 сравнения вырабатывает сигнал,по которому значение N(i) переписывается в регистр 5 и в блок 8 буферной памяти, из котррого это значение N(i) передается на выход устройства (в канал связи. Далее устройство переходит к обработке нового отсчета. Достижение поставленной цели можно проиллюстрировать следую1щми рассуждениями. Как известно,коэффициент сжатия полосы частот К определяется соотношениемf где К - коэффициент сжатия по числу отсчетов; п - объем информационной части слова не сжатых данных; ГПу, - объем информационной части слона сжатых данных; tru.- объем служебной, информации, приходящейся на один существенный отсчет. Из этого выражения следует, что коэффициент сжатия полосы частот можно увеличить путем увеличения К и путем уменьшения my. В устройстве-прототипе, как и во всех других.апертурных устройствах сжатия информации, К увеличивается путем увеличения К. Значения П|, и mj, в этих устройствах представляют собой одну и ту же величину. В предлагаемом устройстве обрабатываемый процесс на выходе устройства , представляется в виде параметров ). Экспериментальные и теоретические исследования показывают, что количество двоичных разрядов, необходимых для представления параметров N(i) меньше, чем количество двоичных разрядов, необходимых для представления значений 1-го отсчета сигнала X (i) . Таким об