Устройство для сравнения кодов Советский патент 1983 года по МПК G06F7/04 

Изобретение относится к автомат и вычислительной технике и может быть использовано при построении у ройств тестового и аппаратурного . контроля цифровых устройств. Известна схема сравне.ния кодов, содержащая элементы Неравнозначность т. Недостатком устройства является невозможностьвычисления булевой р ности.. Наиболее близкой к предлагаемой является схема сравнения кодов, содержащая регистр, группу элементов Неравнозначность, счетчик, два коммутатора, элемент Неравнозначность, причем первые входы группы элементов Неравнозначность являются входами первой группы схем выходы счетчика соединены с вторыми входами элементов Неравнозначнрг ь группы и управляющими входами первого коммутатора, информационнее входы которого являются входами вто рой группы схемы и соединены с инфо мационными входами второго коммутатора, управляющие входы второго ком мутатора соединены с выходами элементов Неравнозначность группы а выходы первого и второго коммутаторов соединены с первыми и вторим входами элемента Неравнозначность выход которого подключен к входу ре гистра, тактовый вход которого соединен со счетным входом счетчика и тактовым входом устройства, выход регистра являются выходами устройства 23. Недостатком данного устройства . является сложность, поскольку для его реализации -требуются- два коммутатора с числом информационных входов 2 , а также регистр для Х12анения исходной функции с числом 2, где h- число переменных, от которых зависит исходная функция. Данный недостаток обусловлен тем, что в устройстве принято параллельн хранение исходной функции на всех наборах входных переменных, хотя пр меняется последовательная обработка каждого набора. Цель изобретения - упрощение уст ройства. Поставленная цель достигается тем, что устройство для сравнения кодов, содержащее счетчик, группу элементов Неравнозначность, элемент Неравнозначность, регистр, причем выходы разрядов счетчик соединены с первыми входами элементов Неравнозначность группы, вторые Bxoltyj которых соединены-с входами первой группы устройства, содержит блок памяти, двухразрядный сдвигающий регистр, дешифратор, гру пы элементов И, И-ИЛИ и счетный три гер, причем первые информационные входы элементов И-ИЛИ группы соединены с соответствующими выходами элементов Неравнозначность группы, вторые информационны входы - с выходами разрядов счетчика, выходы элементов И-ИЛИ группы соединены с адресными входами блока памяти, выходы которого соединены с инфррмационными входами двухразрядного сдвигающего регистра, выходы которого соединены с в-;йвдами элемента Неравнозначность, инверсный выход счетного триггера соединен с первыми управляющими входами элементов И-ИЛИ группы, прямэй выход счетного триггера соединен со счетным входом счетчика, вторьв м управляющими входами элементов И-ИЛИ группы и первым стробирующим входом дешифратора, вход подачи тактовых импульсов устройства соединен с входом счетного триггера, синхронизирующим входом двухразрядного сдвигающего регистра и вторым строОирующим входом дешифратора, выход элемента Неравнозначность соединен с управляквчими входами элементов И группы, информационные входы кот.орых соединены с выходами дешифратора, информационные входы дешифратора соединены с выходами разрядов . На чертеже приведена структурная схема сравнения кодов, Устройство содержит счетчик 1, группу элементов Неравнозначность 2, элемент Неравнозначность 3, дешифратор 4, группу элементов И 5, регистр 6 для хранения результата, группу входов 7, вход 8 подачи счетных импульсов, блок 9 памяти, двухразрядный сдвигающий регистр 10, группу элементов И-ИЛИ 11 и счетный триггер 12. Значения исходной функции на всех наборах входных переменных хранятся в блоке 9 памяти,который имеет орган иниэацию X 1 . Адрес каждой ячейки блока 9 совпадает с соответствующим набором входных переменных, а содер)1симое этой ячейки равно значению функции на данном наборе. На группу входов 7 подается п-разрядный двоичный код, несущий информацию о том, но. какой переменной вычисляется булевая разность. Наличие в i-M разряде кода логической .. свидетельствует о вычислении булевой р.азности по этой переменной. ячейки 6j;oKa 9 формируется с помсадью счетчика 1, группы элементов Heравнозначность 2, триггера 12 и группы элементов И-ИЛИ 11. Если триггер 12 находится в единичном состоянии, то адрес ячейки блока 9. определяется состоянием счетчика I, а если триггер 12 находится в нулевом сос оянии, то адрес ячейки блока 9

формируется группой элементов Her равнозначность 2 инвертирующих состояние счетчика 1 в i-м разряде; . В исходном состоянии счетчик 1, триггер 12 и регистр 6 находится в нулевом состоянии, а блок - 9 в режиме чтения информации, С приходом на вход 8 устройства каикдого счетного импульса по его заднему фронту состояние триггера 12 меняется на противоположное, а состбяние :счетчика 1, генерирующего последовательность двоичных наборов, изменяется в два паза реже . Для каждого состояния счетчика 1 определяются два значения функции на соседних по переменной t входных uafkipax. По пе-л редмему фронту каждого счетного импульса значения функции записяшгиотс в регистр 10 .При совпадении единичных сигналов на стробирующих входах дешифратора 4 (что выполняется для каждого второго счетного импулБса значение разности, вычисленное на элементе Неравнозначность 3, записывается в разряд

регистра 6, который определяется СОСТОЯНИЕМ счетчика 1. С приходом 2,2 счетных импульсов значение булевой разности будет вычислено и зафиксировано в регистре 6.

o ;8ычисление булевой разности по нескольким переменным производится аналогично.

Предлагаемое изобретение упрощает 5 устройство путем применения блока пё1мяти, состоящего из матрицы запоминающих элементов. Кроме того, сокращается число связей между элементами, что ведет к повышению надежности устройства.

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ/ содержащее счетчик, группу элементов Неравнозначность, элемент Неравнозначность, регистр, причем выходы разрядов счетчика соединены с первыми входами элементов Неравнозначногть группы, вториле входы которых соединены с входами первой группы устройства, отличающееся тем, что, с целью упрсяцения оно содержит блок памяти,, двухразрядный сдвигающий регистр, дешифратор, группы элементов И,- И-ИЛИ-и счетный триггер, причем первые информационные входы элементов И-ИЛИ группы соединены с соответствующими выходами элементов Неривнозначность группы, вторые информационные входы - с выходами разрядов счетчика, выходы элементов И-ИЛИ группы соединены с ад ресньши входами блока памяти, выходы которого соединены с информационными входами двухразрядного сдвигающего регистра, выходы которого соединены с входами элемента Неравнозначность , инверсный выход счетного триггера соединен с первыми управляющими входами элементов И-ИЛИ группы, прямой выход счетного триггера:соединен со счетным входом счетчика,- вторыми управляющими входами элементов И-ИЛИ группы и первым стробируюиим входом деО) шифратора, входподачи таттовых импульсов устройства соединен с входок счет- него триггера,синхронизируквдимвходом двухразрядного сдвигающего регистра .и вторым стробируншим входом дешифрс З тора, выход элемента,Неравнозначность соединен с управляющими входами элементов И группы, информационные входы которых соединены с выходами дешифратора, информационные входы дешифратора соединены с выходами разрядов счетчика.