Устройство для сравнения кодов Советский патент 1984 года по МПК G06F7/04 

Изобретение относится к области автоматики и вычислительной техники и можетбыть использовано при постро ении устройств тестового и аппаратур ного контроля цифровых устройств. Известно устройство для сравнения кодов, предназначенное для вычислени булевых производных, содержащее счет чик, коммутаторы, элементы неравнозначности, дешифратор, регистр, груп пу элементов И 1J . Недостатком известного устройства является его сложность. Наиболее близким к предложенному является устройство для сравнения кодов, содержащее счетчик, группу элементов НЕРАВНОЗНАЧНОСТЬ, элемент НЕРАВНОЗНАЧНОСТЬ, регистр, блок памя ти, двухразрядный сдвигающий регистр дешифратор, группы элементов И, И-ИЛ и счетный триггер, причем выходы раз рядов счетчика соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ группы, вторые входы которых соедине ны с входами первой группы устройства, первые информационные входы элементов И-ИЛИ группы соединены с соответствующими входами элементов НЕРАВНОЗНАЧНОСТЬ группы, вторые информационные входы - с вьрсодами раз рядов счетчика, выходы элементов И-ИЛИ группы соединены с адресными входами блока памяти, выходы Которого соединены с информационными входами двухразрядного сдвигающего регистра, выходы которого соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, инверсный выход счетного триггера соединен с первыми управляющими входами элементов И-ИЛИ группы, прямой выход счетного триггера соединен со счетным входом счетчика, вторыми управляющими входами элементов И-ИЛИ группы и первым стробирующим входом дешифратора, вход подачи тактовых импульсов устройства соединен с вход счетного триггера, синхронизирующим входом двухразрядного сдвигающего регистра и вторым стробирующим входо дешифратора, выход элемента НЕРАВНОЗНАЧНОСТЬ соединен с управляющими входами элементов И группы, информационные входы которых соединены с выходами дешифратора, информационные входы дешифратора соединены с выходами разрядов счетчика 2j . Недостатком данного устройства является сложность, поскольку для ее реализации требуется группа элементов И, состоящая из 2 элементов. Цель изобретения - упрощение устройства . Поставленная цель достигается тем, что в устройство для сравнения кодов, содержащее счетчик, группу элементов НЕРАВНОЗНАЧНОСТЬ и И-ИЛИ, блок . памяти, счетный триггер, двухразрядный сдвигающий регистр, элемент НЕРАВНОЗНАЧНОСТЬ, дешифратор и регистр результата, причем входы кода задания переменной устройства подключены к первым входам элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых соединены с первыми информационными входами элементов И-ИЛИ группы, выходы которых соединены с адресными входами блока памяти, выход которого подключен к информационному входу сдвигающего регистра, управляюи1ий вход которого соединен со счетным входом триггера и входом тактовых импульсов устройства, выходы сдвигающего регистра соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, первые управляющие входы элементов И-ИЛИ группы соединены с инверсным выходом счетного триггера, прямой выход которого соединен со счетным входом счетчика и с вторыми управляющими входами элементов И-ИЛИ группы, выходы разрядов счетчикасоединены с вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ группы, с вторыми информационными входами элементов И-ИЛИ и с информационными входами дешифратора соответственно, введен элемент И, первьш, второй и третий входы которого соединены соответственно с выходом элемента НЕРАВНОЗНАЧНОСТЬ, с прямым выходом триггера и входом тактовых импульсов устройства, а его выход подключен к стробирующему входу дешифратора, выходы которого соединены соответственно с входами регистра результата. i На чертеже приведена структурная схема .устройства. Устройство содержит группу элементов НЕРАВНОЗНАЧНОСТЬ 1,. группу элементов И-ИЛИ 2, блок памяти 3, счетный триггер 4, счетчик 5, дешифратор 6, двухразрядный сдвигающий регистр 7, элемент НЕРАВНОЗНАЧНОСТЬ 8, регистр 9, элемент И 10, группу входов устройства 11, вход подачи тактовых импульсов 12. В устройстве применены стандартные функционально .законченные блоки, вьшускаемые про-, мьшшенностью в виде интегральных схем, например 155 серии. Устройство работает следующим образом. В исходном положении устройства триггер А, счетчик 5 и регистр 5 находятся в нулевом состоянии, а блок памяти 3, имеющий организацию 2x1 би находится в режиме чтения информации Значения исходной логической функции на всех наборах входных переменных (таблица истинности) хранятся в блоке памяти 3, адреса ячеек которого со-15 ответствуют наборам входных переменных, а-содержимое ячеек памяти равно значению исходной функции на соответ ствующем этой ячейке наборе входных переменных.На группу входов устройства 11 подается п-разрядный двоичньй код, несущий информацию о том, по какой переменной будет вычисляться булевая производная. Наличие в i разряде кода 1 свидетельствует о вычислении булевой производной по этой переменной. Адреса для блока памяти 3 формируются счетчиком 5, группой элементов НЕРАВНОЗНАЧНОСТЬ 1 триггером 4 и группой элементов И-Ш1И 2. Если триггер 4 находится в единичном состоянии, то адрес опре деляется состоянием счетчика 5, а если триггер 4 находится в нулевом состоянии, то адрес формируется груп пой элементов НЕРАВНОЗНАЧНОСТЬ, инвертирующей состояние i-ro разряда счетчика 5. С приходом на вход 12 устройства каждого тактового импульса по его заднему фронту состояние триггера 4 меняется на противоположное, а состо яние счетчика 5, генерирующего после довательность двоичных наборов, изменяется в два раза реже. Для каждого состояния счетчика 5 определяются два значения исходной функции на соседних по i переменной входных наборах. Вычисление значения функции по среднему фронту каждого тактового импульса записываются в сдвигающий регистр 7. При этом значения булевой 1 04 производной образук5тся на выходе элемента НЕРАВНОЗНАЧНОСТЬ 8, когда триггер 4 находится в единичном состоянии. При совпадении единичных сигналов на входах элемента И 10, что может выполняться для каждого второго тактового импульса, если значение булевой производной равно 1 на выходе этого элемента формируется высокий потенциал, который открывает дешифратор 6. При этом на определенном .состоянием счетчика 5 выходе дешифратора 6 формируется высокий потенциал, которьй переводит соответствующий разряд регистра 9 в единичное состояние. С приходом 2-2 такторых импульсов булевая производная будет вычислена и зафиксирована в регистре 9. Вычисление булевых производных по нескольким переменным (функцией чувствительности) производится аналогично . Б базовом варианте (прототип) для фиксации результата в выходном регистре использ5тотся дешифра.тор и группа элементов И, содержащая п элементов. В предложенном устройстве для этих же целей используются дешифратор и один трехвходовый элемент И. Таким образом, по числу используемых элементов предложенное устройство значительно проще базового устройства при любом п. Сложность базового варианта оценивается по формуле S, (п+2)2 + + 22 + С, где первое слагаемое отражает сложность дешифратора, второе - группы элементов И, а третье остальной части устройства. Сложность предложенного устройства определяется формулой So (n+D- 2 +3 + С, где первое слагаемое определяет сложность дешифратора, второе - злемен-та И,.а третье - остальной части устройства. Из формул следует, что предложенное устройство проще прототипа по числу входов в элементы (оценка по кванту) при любом п (см.таблицу). Таким образом достигнут(5 ynpouiejme устройства.

П

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ, содержащее счетчик, группы элементов НЕРАВНОЗНАЧНОСТЬ и И-ИЛИ, блок памяти, счетный триггер, двухраэрядный сдвигающий регистр, элемент НЕРАВНОЗНАЧНОСТЬ, дешифратор и регистр результата, причем входы кода задания переменной устройства подключены к первым входам элементов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых соединены с первыми информационными входами элементов И-ИЛИ группы, выходы которых соединены с адресными входами блока памяти, выход которого подключен к информационному входу сдвигающего регистра, управляющий вход которого соединен со счетным входом триггера и входом тактовых импульсов устройства, выходы сдвигающего регистра соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, первые управляющие входы элементов И-ИЛИ группы соединены с инверсным выходом счетного триггера, прямой выход которого соединен со счетным входом счетчика и с вторыми yпpaвляюпц ми входами элементов И-ИЛИ группы, выходы разрядов счетчика соединены с вторыми входами элементов НЕРАВНОзначность группы, с вторыми информационными входами элементов И-ИЛИ (Л и с информационными входами дешифратора соответственно, отличающееся тем, что, с целью упрощения устройства, в него введены элемент И, первый и третий входы которого соединены соответственно с выходом элемента НЕРАВНОЗНАЧНОСТЬ, с прямым выходом триггера и входом тактовых импульсов устройства, а его выход подключен к стробирующему входу дешифратора, выходы которого соединены соответственно с входами регистра результата.