Микропрограммное устройство управления Советский патент 1983 года по МПК G06F9/22 G06F11/00 

мени, выход которого соединен с единичным входом триггера отказа, вход установки начального состояния устройства соединен с нулевыми входами регистра микрокоманды, триггера отказа и с первыми входами первого, второго и третьего элементов ИЛИ, выход Конец участка микропрограммы группы выходов микроопераций устройства соединен с вторым входом третьего элемента ИЛИ, с первым входом второго элемента И и через второй элемент задержки соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым входом счетчика времени, первый выход блока контроля соединен с вторыми управляющими входами первого и второго блоков элементов И, с единичным входом триггера блокировки и вторым входом второго элемента И, вход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с нулевым входом триггера блокировки, нулевой выход которого соединен с вторым входом третьего элемента И, выход третьего элемента И соединен с управляющим входом ассоциативного блока памяти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами, четвертого элемента ИЛИ, выход которого через первый одновибратор соединен с прямым входом четвертого элемента И, выход четвертого элемента И соединен с управляющими входами третьего блока элементов И, выходы которого соединены с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ, выходы блока элементов ИЛИ соединены с единичным входами счетчика времени, второй выход

блока контроля соединен с входом втрого одновибратора и инверсным входом четвертого элемента И,

2. Устройство по п.1, о т л и .чающееся тем, что блок формирования адреса содержит группу элементов И и-группу сумматоров по модулю два, причем входы немодифицируемой части адреса второй группы входов блока соединены с выходами немодифицируемой части адреса группы выходов блока, входы модифицируемой части адреса второй группы входов блока соединены с первой группой входов сумматоров по модулю два группы, выходы которых соединены с входами модифицированной части адреса группы входов блока, входы кода проверяемого логического условия второй группы входов блока соединены с первыми входами элементов И группы, первая группа входов блока соединена с вторыми Входами эле. ментов И группы, выходы которых соединены с второй группой входов сумMatopoB по модулю два группы.

3. Устройство по П.1, отличающееся тем, что блок кон гроля содержит первый, второй и третий сумматора по модулю два и элемент ИЛИ,причем первая группа входов блока соединена с входами первого сумматора по модулю два, выход которого соединен с первым входом элемента ИЛИ, вьгход которого является первым выходом блока контроля, вторая группа входов блока контроля соединена с входами второго сумматора по модулю два, выход которого соединен с вторым входом элемента ИЛИ, третья группа выходо блока контроля соединена с входами третьего сумматора по модулю два, выход которого является вторым выходом блока контроля.

.1

Изобретение относится к вычислительной технике и может быть использовано при проектировании микропрограммных управляющих устройств электронных вычислительных машин.

Известно микропрограммное устройство управления, содержащее запоминающие устройства, регистры адресов и микрокоманды, счетчик, элементы И, а также блок контроля tl .

Недостатком указанных устройств является низкая отказоустойчивость, обусловленная тем, что число повторо реализации соответствующих участков микропрограммы в случае сбоя фиксировано. Это обстоятельство не позволяет гибко использовать временную избыточность, устройства.

Наиболее близким по технической сущности и достигаемому эффекту к :предлагаемому является микропрограммное устройство управления, содержащее постоянный и ассоциативный запоминающие блоки, регистр текущего адреса, регистр микрокоманды, регистр кода времени, счетчик времеми, триггер отказа, блок контроля, первый, второй и третий блоки элементов И, первый и второй элементы И, блок формирования адреса, причем входы кода операции устройства соединены с первой группой входов регистра текущего адреса, входы сигналов п(эоверяемых логических усло; ВИЙ сбединены с первой группой входов блока формирования адреса, выходы которого соединены с информационными входами первого блока элементов И, выходы которых соединены со второй группой входов регистра текущего адреса, выходцы которого соединены с адресными входами ассоциативного блока памяти .и q адресными входами постоянного блока памяти, выводы которого соединены с информационными; входами регистра микрокоманды , выходы лервбго поля которого соедйнен Ь1 с втЫрой группой входр в -блока |форми1рШа н ия адрес а и с первой группой входов блока контроля, выходы .Btoporo поля - рёгистрэ микрокоманды соединены с второй группой входОв блок кОйтропя и с инфррма циОйными вХОда| |14 в те рого блока элементов И; выходы я ляются выходами микроопераций устройства, выходы ассоциативного блока памяти соединены с информационны входами регистра кода времени, выходы которого соединены с третьей группой входов блока контроля и с информационными входами третьего блока элементов И, счетный вход счечика времени соединен с первыми управляющими входами первого и второг блоков элементов И, единичный выход Триггера отказа соединен с выходом сигнала отказа устройства, а нулевой выход соединен с первом входом

первого элемента И, второй вход которого соединён с входом тактовых импульсов устройства,, а выход соединен с управляющим входом постоянного запоминающего устройства С.} Недостатками данного устройства являются низкие отказоустойчивость, оперативность восстановления сбоев и как следствие, низкая надежность. Низкая отказоустойчивость функ- ционирования устройства обусловлена частым обращением к ассоциативному блоку памяти в процессе его функци- . онирювания.

5 В случае возникновения сбоя при считывании очередной микрОксжанды из постоянного блока памяти, в устройстве - прототипе происходит повторг ное считывание кода времени из асео0 циативного блока памяти по коду адреса первой микрокоманды реализуемого участка микропрограммы. Если сбой произошел при выполнении i-и микрокоманды выполняемого участка микропрограммы, то Обращение к ассоциативному блоку памяти будет осуществляться по адресу первой микрокоманды это го участка микропрограммы дО момента устранения сбоя. Если сбой не исчезнет (т.е. наступил отказ устройства , то обращение к ассоциативному блоку памяти будет осуществляться в течение всего допустимого, времени, код которого записан в счетчик времени. Вероятность возникновения сбоя при считывании инфо0мации из ассоциативного блока памяти с увеличением числа обращений к нему увеличивается. Число .искажений считываемого из ассоциативного блока памяти кодй допустимого в|5емени вытгскпнения участка микропрограммы, необнаруживаемых блоком контроля, при этом возрастает. Возможны два вида необнаруживаемйх искажений кода до пустимого времени выполнения: искаженное значение кода допустимого времени выполнения больше допустимого значения; искаженное значение кода допустимого времени выполнения 0 меньше допустимого значения.

При первом виде искажения отказ микропрограммного устройства управления фиксируется с задержкой. При 9ТОМ время исправного действия 5 устройства-прототипа уменьшается.

При втором виде искажений отказ устройства - прототипа может быть сформирован раньше, чем окончится время выполнения участка микропрограммы, в то время как для восстано ления сбоев микрокоманд и завершени выполнения участка микропрограмм можно былобы использовать дополнительные такты работы.устройства. . Следовательно, надежность известного микропрограммного устройства управления является низкой избольшого числа обращений к ассоциативному блоку памяти (при каждом считывании микрокоманд со сбоем из постоянного блока памяти и при считывании первой микрокоманды каждого участка микропрограммы). Кроме того, в устройстве-прототипе с возникновением сбоя при считывании п-й микрокоманды j-ro участ ка микропрограммы осуществляется повторное выполнение j-ro участка микропрограммы, начиная с первой микрокоманды. При этом вероятность возникновения сбоев в работе устрой ства увеличивается, что также снижа Отказоустойчивость устройства-прототипа. Так как при восстановлении счита ной со сбоем п-й микрокоманды в устройстве-прототипе ос-уществляется повторное считывание микрокоманд j-ro участка микропрограммы, то число тактов работы устройства по восстановлению считанной со сбоем микрокоманды сравнимо с минимальным числом тактов работы устройства по формированию микрокоманд j-ro участка микропрограммы. Это обуслав ливает низкую оперативность восстановления сбоев. Таким образом, указанные недостатки снижают надежность устройства и оперативность восстановления микрокоманд при сбоях. Цель изобретения - повышение надежности микропрограммного устройства управления. . Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее постоян ный и ассоциативный блоки памяти, регистр текущего адреса, регистр микрокоманды, регистр кода времени, счетчик времени, триггер отказа, блок контроля, первый, второй и тре тий блоки элементов И, первый и второй элементы И, блок формирования адреса, причем входы кода операции устройства соединены с первой группой входов регистра текущего адреса, входы сигналов проверяемых логических условий соединены с первой группой входов блока формирования адреса, выходы которого соединены с информационными входами первого блока элементов И, выходы первого блока элементов И соединены с второй группой входов регистра текущего адреса, выходы которого соединены с информационными входами ассоциативного блока памяти и с адресными входами постоянного блока памяти, выходы постоянного блока памяти соединены с информационными входами регистра микрокоманды, выходы первого поля которого соединены с второй группой входов блока формирования адреса и с первой группой входов блока контроля, выходы второго поля t регистра микрокоманды соединены с второй группой входов блока контроля и с информационными входами второго блока элементов И, выходы второго блока элементов И являются выходами микроопераций устройства, выходы ассоциативного блока памяти соединены с информационными входами регистра кода времени, выходы которого соединены с третьей группой вхоДов блока контроля и с информационными входами третьего блока элементов И, счетный вход счетчика времени соединен с первыми управляющими входами первого и второго блоков элементов И, единичный выход триггера отказа соединен с выходом сигнала отказа устройства, а нулевой выход три|- гера отказа соединен с первым входом первого элемента И, второй вход которого соединен с входом тактовых импульсов устройства, выход первого элемента И соединен с управляющим входом постоянного блока памяти, введены первый и второй элементы задержки, первый, второй, третий и четвертый элементы ИЛИ, первый и второй одновйбраторы, третий и четвертый элементы И, триггер блокировки, блок элементов ИЛИ, причем выход первого элемента И соединен с первым входом третьего, элемента И и через первый элемент задержки соединен с первыми управляющими входами первого и второго блоков элементов И и со счетным входом счетчика времени, выход которого соединен с единичным входом триггера отказа, вход установки начального состояния устройства соединем с нулевыми входами регистра микрокоманды, триггера отказа и с первыми входами первого, второго и .третьего элементов ИЛИ, выход Конец участка микропрограммы группы выходов микроопераций устройства соединен с вторым входом третьего элемента ИЛИ, с первым входом второго элемента И и через второй элемент задержки соединен с вторым входом ггервого элемента ИЛИ, выход которого соединен с нулевым входом счетчика времени, первый выход блока контроля соединен с вторыми управляющими входами первого и второго блока элементов И, с единичным входом триггера блокмро&.ки и вторым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход второго эле мента ИЛИ соединен с нулевым входом триггера блокировки, нулевой выход которого .соединен с вторым входом. третьего элемента И, выход третьего элемента И соединен с управляющим входом ассоциативного блока памяти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами четвертого элемента ИЛИ, выход которого через первый одновибратор соединен с прямым входом четвертого элемента И, вы ход четвертого элемента И соединен с управля.щими входами третьего бло Элементов И, выходы которого соедине ны с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ,, выходы блока элементов ИЛИ соединены с единичными входами счетчика времени, второй выход блока контроля соединен с входом второго одновибратора и инверсным входом четвертого элемента И. Блок формирования адреса содержит группу элементов И, группу сумматоров по модулю два, причем входы иемодифицируемой части адреса второй группы входов блока соединены с выходами немодифицируемой части адрёса группы выходов блока, входы мо дифицируемой части адреса второй группы входов блока соединены с пер вой группой входов сумматоров по мо дулю два группы, выходы которых сое динены со входами модифицированной ча ти адреса группы выходов блока,входы к да проверяемого логического условия в рой группы входов блока соединены с первыми Входами элементов И группы, первая группа вхЬдов блока соединена с вторыми входами элементов И груп-. пы, выходы которых соединены с второй группой входов сумматоров по модулю два группы;. Кроме того, блок контроля содержит первый, второй и третий сумматоры по модулю два, элемент ИЛИ, причем первая группа входов блока соединена с входами первого сумматора по модулю два, выход которого соединен с первым входом элемента ИЛИ, выход которого является первым выходом блока контроля, вторая группа входов блока контроля соединена с входами второго сумматора по модулю два., выход которого соединен с вторым входом элемента ИЛИ, третья группа входов блока контроля соединена с входами третьего сумматора по модулю два, выход которого является вторым выходом блока контроля. Сущность изобретения состоит в повышении отказоустойчивости устройства и оперативности восстановления микрокоманд при сбоях путем увеличения вероятности безотказной работы средств контроля и уменьшения времени выполнения участков микропрограммы. При считывании первой микрокоманды текущего участка микропрограммы из постоянного запоминающего устройства, из ассоциативного запоминающего устройства считывается и записывается в счетчик времени код времени, в течение которого этот участок микропрограммы должен быть выдан на выходы микроопераций устройства. Величина этого кода времени для каждого участка микропрограммы задается своя, она определяется максимальным временем,, в течение которог го могут быть сформированы микрокоманды данного участка микропрограммы. Если очередная 1-я микрокоманда j-ro участка считывается со сбоем из постоянного блока памяти и текущее время выполнения участка микропрограммы меньше допустимого времени то она на выходы микроопераций устройства не выдается. При этом она считывается повторно и снова проверяется . Если микрокоманда повторно считана правильно, то она поступает на выходы микооопераций устройства, и с поступлением очередного 9 тактового импульса формируется (i-f микрокоманда j-ro участка микропро раммы. Если же повторно микрокоман да считывается со сбоем и время, отведенноена ее выполнение, не кон чилось, то она аналогично описанному выше алгоритму считывается т тий раз и проверяется, Если после п повторных считывани 1-й микрокоманды (тактов )сбой не исчезнет и допустимое время, отведе ное на ее выполнение.вышло, то фиксируется отказ микропрограммного устройства управления. Отказ устройства фиксируется и при выполнении Е-й микрокоманды j-r участка если время на выполнение вс го Е-го участка кончилось, а участок остался невыполненным. :уод допустимого интервала времен считывается одновременно со считыва нием первой микрокоманды j-ro участ ка микропрограммы, записывается в счетчик времени и хранится в нем до окончания выполнения j-ro участка микропрограммы. Введение третьего элемента И и обусловленных им связей позволяет формировать сигнал на управля ющий вход ассоциативного блока памяти. Введение третьего элемента ИЛИ и обусловленных им связей позволяет формировать сигнал на нулевой вход регистра кода времени. Введение первого элемента задержки позволяет формировать сигналы на первые управляющие входы первого и второго блоков элементов И и на счетный вход счетчика времени. Введение второго элемента ИЛИ и обусловленных им связей позволяет формировать сигнал на нулевой вход триггера блокировки. Введение триггера блокировки и обусловленных им связей позволяет управлять считыванием информации из ассоциативного блока памяти. Введение четвертого элемента ИЛИ первого одновибратора, четвертого элемента И и обусловленных ими связей позволяет управлять выдачей кода времени из регистра кода времени на .счетчик времени через блок -элементов ИЛИ, Введение второго элемента задержки, первого элемента ИЛИ и обус ловленных ими связей позволяет фор2610 нулевой мировать сигнал на счетчика времени. Введение второго одновибратора и обусловленных им связей позволяет формировать сигнал, соответствующий дополнительному коду минимального времени выполнения участка микропрограммы и выдачи его на вторые входы соответствующих элементов ИЛИ блока элементов ИЛИ. Введение блока элементов ИЛИ и обусловленных им связей позволяет передавать на единичные входы счетчика времени дополнительный код допустимого времени выполнения j-ro участка микропрограммы. Соединение выходов регистра текущего адреса с адресными входами ассоциативного блока памяти позволяет считывать по адресу первой микрокоманды j-ro участка микропрограм- , мы дополнительный код времени выполнения участка- микропрограммы. На фиг, 1 представлена функциональная схема микропрограммного устройства управления с исправлением ошибок; на фиг,2 - функциональная схема блока формирования адреса; на фиг. 3 - блока контроля. Устройство содержит (фиг.1j входы 1 кода операции, регистр 2 текущего адреса, постоянный блок 3 памяти, регистр Ц микрокоманды с первымполем 4,1 и вторым полем .2, блок 5 формирования адреса, первый блок элементов И 6, входы 7 сигналов логических условий, второй блок элементов И 8, выходы 9 микроопераций устройства, третий элемент И 10, ассоциативный блок Г1 памяти, регистр 12 кода времени, третий блок элементов И 13, третий элемент ИЛИ 1, вход 15 тактовых импзльсов, первый элемент И 16, первый элемент 17 задержки, второй элемент И 18, второй элемент ИЛИ 19, триггер 20 блокировки, четвертый элемент ИЛИ 21, первый одновибрэтор 22, четвертый элемент И 23, второй элемент 2 задержки, блок 25 контроля, первый элемент ИЛИ 26, счетчик 27 времени, второй одновибратор 28, вход 29 установки устройства в начальное состояние, триггер 30 отказа, выход 31 сигнала отказа, блок элементов ИЛИ 32, группу выходов 33 (фиг,2; группу сумматоров 3 по модулю два группу входов 35, группу элементов И 36, а также первую группу входов 37 (фиг.3 ),первый сумматор 38 по модулю два, элемент ИЛИ 39, первый выход 0, вторую группу входов itljBTO рой сумматор 2 по модулю два, третью группувходов 3, третий сумматор kk по модулю два, второй выход . Входы 1 кода операции служат для выдачи кода операции на регистр 2 текущего адреса, который служит для хранения кода адреса очередной микрокоманды и выдачи его на адресные входы постоянного блока 3 памяти и ассоциативный блок 11 памяти запоминающего устройства. В блоке 3 хранятся коды микрокоманд, формируемых микропрограммным устройством управления с исправлением ошибок. Каждая микрокоманда, считываемая из блока 3, состоит из трех полей: поля кода микроопераций, поля кода базового адреса очередной микрокоманды, поля кода проверяемого логического условия. Регистр Ц предназначен для хране ния считанной из блока 3 микрокоманды. При этом в поле .2 хранится первое поле считанной микрокоманды, а в поле 4.1 - второе и третье поля считанной микрокоманды. Блок элементов И 8 служит для пе редачи информации с поля .2 регистра на выходы 9 устройства при наличии разрешающих сигналов на пер вом и втором управляющих входах. В блоке 11 хранятся дополнительные коды, соответствующие допустимому времени выполнения j-ro участка микропрограммы. Информация из блока 11 считывается только при пер вом считывании из блока 3 первой ми рокоманды выполняемого участка микропрограммы и записывается в регист 12. Регистр 12 предназначен для хра нения дополнительного кода времени, считанного с блока 11, и выдачи его через блок элементов И 13 при наличии сигнала на управляющем входе по леднего через блок элементов ИЛИ 32 на единичные входы счетчика 27. Элемент И 10 служит для формирова ния сигнала на управляющий вход блока 11. Элемент И 16 позволяет передавать тактовые импульсы с входа 15 на управляющий вход блока 3, на элемент И 10 и на элемент 17 задержки при правильном функционировании микропрограммного устройства управления (триггер 30 находится в нуле612вом состоянии ) и блокировать выдачу импульсов с входа 15 в противном случае (триггер 30 находится в единичном состоянии ). Элемент 17 задержки предназначен для задержки тактового импульсе с выхода элемента И 16 на время считывания информации из блока 3, записи ее в регистр k и проверки правильности ее считывания в блоке 25 контроля. Триггер 20 блокировки предназначен для управления считыванием информации из блока 11. При неправильном считывании первой микрокоманды Jfo участка микропрограммы (первом ее считывании ;триггер 20 устанавливается 8 единичное состояние, и находится а этом состоянии до конца выполнения j-ro участка микропрограммы .. Элемент ИЛИ 21 предназначен для формирования сигнала, соответствующего ненулевому содержимому регистра 12. Одновибратор 22 позволяет формировать по входному сигналу с задержкойТ выходной импульс и выдачу его eрез элемент И 23 при правильном счи тывании информации из блока 11 на управляющий вход блока элементов И 13. Время задержки определяется временем контроля правильности считывания кода времени из блока 11 и записи его в регистр 12. Элемент 2k задержки предназначен для задержки сигнала Конец участка микропрограммы на время выдачи микрокоманды на выходы 9 устройства. Счетчик 27 служит для подсчета времени Выполнения j-ro участка микропрограммы. При правильном считывании кода времени выполнения j-ro участка микропрограммы в счетчик 27 записывается с выходов регистра 12 дополнительный код времени выполнения j-ro участ ка. При каждом считывании информации из блока 3 (как правильном, так и неправильном ) на счетный вход счетчика 27 поступает тактовый импульс и его содержимое увеличивается при этом на единицу. При считывании последней мик рокоманды j-ro участка микропрограммы сигнал Конец участка микропрограммы поступает на нулевой вход счетчика. При этом счетчик 27 обнуляется. Если после обращений к блоку 3 все микрокоманды j-ro участка микропрограммы устройством на выходы не выданы, то сметчик 27 переполняется и на его выходе пояппяется импульс, идентифицирующий отказ, устрой ства. Триггер 30 отказа предназначен для формирования сигнала на выход 3 при отказе устройства. При этом так товые импульсы с входа 15 через эле мент И 16 на элементы устройства до восстановления отказа устройства не поступают. Блок 5 формирования адреса служи для формирования адреса очередной микрокоманды и выдачи его через бло элементов И 6 на регистр 2. На вторую группу входов блока 5 поступает код базового адреса (i+l) микрокоманды и код проверяемого логического условия. На первую группу входов блока 5 поступают сигналы логических условий . Блок 5 формирования адреса (фиг.2 функционирует следующим образом,, В заисимости от содержимого кода проверяемого логического условия бл работает в двух режимах. Первый режим работы .соответствует нулевому значению логического словия, т.е. формированию микропрограммным устройством управления микрокоманд на линейных участках выполняемой микропрограммы. Адрес очередной микрокоманды , формируемый на выходах 33 блока 5, соответствует адресу на входе. Так как на входе 35 код нулевой, то на выходах группы элементов И Зб сигналы отсутствуют и код с входа проходит через группу сумматоров 3 по модулю два на выходы модифицированной части адреса группы выходо 38 без изменений. Немодифицировання часть кода адреса группы выходов 33 с входом немодифицируемой части адреса группы входов поступает непосредственно. Второй режим работы. Содержимое кода на .входе 35 отличное от нуля. Этот режим соответствует формированию микропрограммным устройством управления очередной микрокоманды в точке ветвления микропрограммы, т.е..после проверки логического условия, заданного кодом на входе 35. При этом результат проверки заданных кодом логических условий выходов группы элементов И 36 поступает на группу сумматоров 3 по модулю , два, где суммируется по модулю два с кодом модифицируемой части адреса. Назначение функциональных элементов блока 25 контроля (фиг.З) состоит в следующем , Сумматор 38 по модулю два предназначен для контроля на четность адресной масти формируемой устройством микрокоманды. Сумматор k2 по модулю два предназначен для контроля на четность операционной части микрокоманды, формируемой устройством. Сумматор по модулю два предназначен для контроля правильности считывания дополнительного кода времени j-ro участка микропрограммы из блока 11. Блок 25 контроля функционирует следующим образом. Если информация из блоков 3 и 1 1 считывается правильно, то на выходах сумматоров 38, 2 и 44 по модулю два сигналы отсутствуют. При неправильном считывании адресной или операционной части микрокоманды из блока 3 на выходе соответственно сумматора 38 или сумматора 42(или обоих сразу )появляются единичные сигналы, которые через элемент ИЛИ 39 поступают на выход 40 устройства. При неправильном считывании ин(1юрмации из блока 11 на выходе сумматора 44 возникает сдиничный сигнал, ко.торый поступает на выход 45. Микропрограммное устройство управления (фиг.1) функционирует следующим образом. Перед началом работы устройства регистры 2, 4 и 12, триггеры 20 и 30 и счетчик 27 находятся в нулевом состоянии. Код первой микрокоманды первого участка микропрограммы с группы вхоИОВ 1 поступает на регистр 2. По очередному тактовому импульсу, поступающему с входа 15 устройства на управляющий вход блока 11 и через элемент И 10 на управляющий вход блока 11, из блока 3 происходит считывание первой микрокоманды в peгиctp (, а из блока 3 происходит считывание дополнительного кода допустимого времени выполнения первого участка реализуемой микропрограммы. Далее записанная в регистры 4 и 12 информация поступает на контроль в блок 25 контроля. 151 Далее в, зависимости от результато контроля устройство функционирует в одном из четырех режимов. Первый режим. Правильное считывание информации из блоков 3 и 11, Второй режим.Правильное считывание информации с блока 11 и сбой при считывании информации с блока 3Третий режим. Правильное считывание информации с блока 3 и сбой при считывании информации с блока 11. Четвертый режим. Сбой при считывании информациии с блоков 11 и 3. Функционирование устройства в первом режиме. При правильном считывании информации из блоков 3 и 11 сигналы на пе вом и втором выходах блока 25 контроля -25 отсутствуют. Так как содержи мое регистра 12 не равно нулю, то на выходе элемента ИЛИ 21 появляется сигнал. Задержанный одновибратором 22 си| нал с выхода элемента ИЛИ 21 не вбздействует на управляю1чий вход блока элементов И 13. Дополнительный код времени с регистра 12 поступает через блок элементов И 13 на счетчик 27 времени. Тактовый импульс, задержанный элементом 17 задержки на время, поступает на первые управляющие входы блоков элементов И 6 и 8 и на счетный вход счетчика 27. При этом адрес очередной микрокоманды с выходов блока 5 формирования адреса через блок элементов И 6 поступает на регистр 2, операционная часть микрокоманды с поля А.2 регистра k через блок элементов И 8 поступает на выходы микроопераций устройства и содержимое счетчика 27 увеличивается на единицу. С поступлением очередного и последующих тактовых импульсов на вход 15 устройства осуществляется формирование второй и последующих микрокоманд первого участка микропро - раммы по описанному выше алгоритму. Особенностью функционирования устройства при этом будет то, что при считывании второй и последующих микрокоманд первого участка микропрограммы информация из блока 11 в регистр 12 считываться не будет, так как в нему возможно обращение по адресам первых микрокоманд выполняе мых участков микропрограмм. При фор мировании последней микрокоманды пе вого участка микропрограммы на соот 6 ветствующем выходе Конец участка программы группы выходов 9 появится единичный сигнал. Этот сигнал установит в нулевое состояние регистр 12 через элемент ИЛИ 1, через элемент 2 задержки и элемент ИЛИ 26 установит в нулевое состояние сметчик 27, через элемент И 18 и элемент ИЛИ 19 подтвердит нулевое состояние триггера 20. Адрес первой микрокоманды второго участка микропрограммы с поля k регистра i, пройдя ерез блок 5 и блок элементов И 6, Записывается в регистр 2, Далее микропрограммное устройство управления функционирует аналогично описанному выше алгоритму Функционирование устройства во втором режиме. При считывании из блока 3 кода первой микрокоманды первого участка микропрограммы со сбоем на первом выходе блока 25 контроля появляется единичный сигнал. При этом триггер 20 устанавливается в единичное состояние, а блоки элементов И 6 и 8 закрываются по второму управляющему входу. Тактовым импульсом, задержанным элементом 17 задержки, микрокоманда с поля k,2 регистра k на выходы 9 устройства через блок элементов И 8 не выдается, адрес очередной микрокоманды в регистр 2 не записывается, содержимое счетчика 27 увеличивается на единицу. С приходом очередного тактового импульса на вход 15 устройства из блока 3 осуществляется повторное считывание первой микрокоманды. Так как триггер 20 находится а единичном состоянии, то на управляющий вход блока 11 импульс не поступает (информация из блока 11 считывается при формировании микрокоманд j-ro участка микропрограммы один раз, а именно при формировании его первой микрокоманды). Если при повторном считывании первая микрокоманда записывается в регистр Ц без сбоя (сигнал на первом.выходе блока контроля исчезает , то тактовый импульс, задержанный элементом 17 задержки, открывает по первому управляющему входу блоки элементов И 6 и 8 и увеличивает содержимое счетчика 27 на единицу. При этом код микрокоманды с поля А.2 регистра поступает на выходы 9 устройства, а адрес очередной микро171команды записывается с выходов блока формирования адреса 5 в регистр 2. Далее по описанному выше алгорит му осуществляется формирование очередных микрокоманд участка. Если же повторно микрокоманда считывается со сбоем из блока 3, та сигнал на первом выходе блока 25 кон троля не исчезает и устройство функ ционирует далее аналогично функционированию после первого считывания со сбоем данной микрокоманды. Если при повторных считываниях первой микрокоманды сбой не исчезает за вре мя, определяемое допустимым временем выполнения данного участка, то счетчик 27 переполняется и на его выходе появляется импульс. Этот импульс устанавливает триггер 30 в единичное состояние. При этбм на выход 31 устройства поступает, сигнал возникновения отказа устройства и блокируется прохождение тактовых импульсов через элемент И 16. Если сбой произошел при считывании -й микрокоманды j-ro участка микропрограммы, то устройство функционирует аналогично описанному выше алгоритму. Если после повторных считываний Е-Й микрокоманды j-ro участка микропрограммы сбой не исто фиксируется отказ устчезает, ройства. Если при формировании всех микрокоманд j-ro участка микропрограммы юбщее время выполнения участка меньше, чем допустимое время, то отказ устройства не фиксируется и оно переходит к формированию микрокоманд (j+l)-ro участка микропрограммы. Функционирование устройства в третьем режиме. Если при считывании первой микрокоманды j-ro участка микропрограммы информация с блока 11 считывается со сбоем, то на втором выходе 25 контроля формируется сигнал. Этот сигнал закрывает по инверсному входу элемент И 23 и запускает одновибратор 28. Импульс с выхода одновибратора 28 через соответствующие элементы ИЛИ блока элементов ИЛИ 32 устанавливает в счетчике 27 дополнительный код минимально допустимого времени выполнения участка микропрограммы. Далее устройство функционирует аналогично первого режиму работы. Функционирование устройства в четвертом режиме. При считывании первой микрокоманды j-ro участка микропрограммы и записи ее в регистр , а когда допустимого времени в регистр 12 на первом и втором выходах блока конт- роля 25 появляются сигналц. При этом в счетчик 27, по описанному для третьего режима работы алгоритму, записывается дополнительный код числа допустимого времени. Далее устройство функционирует аналогично второму режиму работы. После восстановления отказа устройства на вход 29 подается сигнал начальной установки. При этом регистры А и 12, триггеры 20 и 30, и счетчик 27 устанавливаются в нулевое состояние.. Данное устройство функционирует аналогично описанному выше алгоритму. Расчеты показывают, что изобретение обеспечивает повышение надежности (почти в два раза Jи оперативность восстановления„

ч.

ff 3d

/77/ J

35

a J6

ф1/г.г