Фазовый дискриминатор Советский патент 1983 года по МПК H03D13/00 

i/г./ Изобретение относится к радиотех нике и может быть использовано, в частности, в приемной части системы .передачи информации. Известен.фазовый дискриминатор д для коррекционного устройства с дис кре.тным управлением, содержащий два сумматора по модулю два, регистрирующий блок,две линии задержки,логические элементы и счетчик импульсовГ Недостатками данного устройства являются высокая сложность и отсутствие учета прерываний в канале свя зи и структуры принимаемых сообщений, что снижает быстродействие и точность формирования корректирующе воздействия. -. Наиболее близким к предлагаемому является фазовый дискриминатор, содержащий дифференцирующую цепь, вход которой является информационным входом фазового дискриминатора, а выход дифференцирующей цепи через выпрямитель соединен с первыми входами двух элементов И, выходы кО торых являются выходами фазового дискриминатора, а входы элементов И непосредственно и через инвертор соединены с тактовым входом фазово го дискриминатора 2. Данное устройство предназначено для анализа взаимного месторасполо жения тактовых импульсов и элементов принимаемого сообщения и форми рует корректирующие импульсы добав ления или вычитания (по одному на каждый фронт элемента сообщения). Однако известное устройство обе печивает малое быстродействие корректирующего воздействия, так как не реагирует на изменение структуры сообщений и на предшествующий моменту анализа режим работы прием ной части системы передачи. Применение данного фазового дис криминатора в приемкой систе синхронизации приводит к снижению быстродействия. Цель изобретения - оовьаиение быстродействия формирования коррек тирующего воздействия. Поставленная цель достигается тем, что в фазовый дискриминатор, содержащий дифференцируклаую цепь, вход которой является информационшлм входом устройства, а выход диф ференцирующей цепи через выпрямиуель соединен с первыми входами двух элементов И, вторые входы которых непосредственно и через инвертор соединены с тактовым входом фазового дискриминатора# введены две линии задержки с отводами, два коммутатора и измеритель частоты, управляющие выходы которого соеди. иены с объединенными управляющими входами коммутаторов, выходы которых являются выходами устройства, коммутируемые входы коммутаторов соединены с выходами линий задержки входы которых соединены t выходами соответствующих элементов И, первые входы которых соединены с информационным входом измерителя частоты, тактовый выход последнего соединен с объединенными тактовыми входами коммутаторов, а тактовый вход соединен с тактовым входом устройства. На фиг. 1 приведена электрическая структурная схема предлагаемого устройства На фиг. 2 - временная, диаграмма его работы, . где а - импульсы на информационном входе устройства; б - импульсы на выходе дифференцирующей цепи; в - импульсы на выходе вьтрямителя, г - импульсы на тактовом входе устройства, д - импульсы на выходе инвертора , е, ж - импульсы на выходах соответственно второго и первого элементов HV и - импульсы на к выходах второг Ь элемента задержки, к - импульсы на тактовом выходе измерителя частоты; л, м - импульсы на выходах соответственно второго и первого коммута-. торов. Устройство содержит первый и второй элементы Hi и.2, первую и вторую линии 3 и 4 Задержки, первый и второй коммутаторы 5 и б, дифференцирующую цепь 7, выпряглитель 8, инвертор $, измеритель 10 частоты, состоящий из первого и второго счётчиков 11 и 12. Тактовый вход устройства соединен с входом инвертора 9, вторым входом элемента 2 и тактовым входом измерителя 10, информационный вход которого соединен с первыми входами элементов И 1 и 2 и выходом выпрямителя 8, вход которого соединен с выходом дифференцирукяцей цепи 7, вход которой является информационным входом устройства. Первым выходом устройства явл,яется ,выход коммутатора 5, коммутируемые входы которого через линию 3 соединенны с . выходом элемента И 1 второй вход которого соединен с выходом инвертора 9, вторим выходом устройства является выход коммутатора 6, коммутируеьвле входы которого линию 4 соединены с выходом элемента И 2. Управляющие входы коммутаторов 5 и 6 объединены между собой и соединены с управляющими выходами измерители 10, тактовый выход которого соединен с объединенными тактовыми входами коммутаторов 5 и 6. Реализация составных частей устройства не вызывает затруднений.

I Линии 3 и 4 задержки - типовые линии задержки с отводами. Число отводов К определяет максимальный коэффициент размножения сигналов, которое выбирается, исходя из требуемого быстродействия к шага подстройки частоты устройства тактовой синхронизации. Максимальное время задержки сигналов не должно превышать длительности одиночного элемента сообщения.

Коммутаторы 5 и 6 могут быть реализованы .на основе входных триггеров памяти и элементов И . В момент поступления импульса на тактовый вход коммутатора, код числа,.имеющегося на его управляющих входах переписывается во входные триггера памяти/ выходные уровни напряжений которых посредством элементов И сое диняют вьрсод коммутатора с определенным числом его коммутируемых входов. Чем больше код числа на управляющих входах коммутатора, тем меньшее число его коммутируемых входов подключается к выходу.

Измеритель 10 частоты предназначен для определения средней частотц следования импульсов за определённый промежуток времениi В простейшем случае фиг. 1) может быть реализован посредством счетчика 11, вход которого является тактовым входом измерителя 10, тактовый выход которого является выходом счетчика 11 и соединен с сбросовым входом счетчика 12, выходы разрядов которого являются управляющими выходами измерителя 10, информационшлй вход которого является тактовым входом счетчика 12. Емкость счетчика 11 и частота следования его входных импульсов определяют промежуток времени, в течение которого производится измерение. Емкость счетчика 12 должна быть достаточной, чтобы за время между двумя импульсс1ми, поступакицими на его сбросовый вход, не произошло его переполнение импульсами, -посч тупаквдими на информационный вход измерителя-10. Чем выше средняя час тота следования этих импульсов, тем больше крд числа на выходах счетчика 12 в момент времени, предшествующий его сбросу.

Устройство работает следующим образом.

Формируемые устройством тактовой синхронизации, в состав которого входит предлагаемый фазовый дискриминатор, тактовые импульсы (тактовый миандр) с частотой, близкой к скорости телеграфирования (передачи) принимаемых элементов сообщения, постун пают на тактовый вход устройства. На второй вход элемента И 2 тактовые импульсы поступают непосредствен но (фиг. 2г), а на второй вход элемента И 1 через инвертор (фиг. 2д),

подготавливая их к работе-( разрешая работу на соответствующий полупериод).

Принимаемые элементы сообщения поступают на информационный вход

устройства (фиг. 2а), дифференцирующая цепь 7 осуществляет выделение их фронтов (фиг. 2б), которые выпрямляются (фиг. 2в) выпрямителем 8/ с.выхода которого поступают на первые

входы элементов И 1 и 2. Если фаза тактовых импульсов отстает от фазы принимаемых элементов-сообщения (фиг. 2а, г), то импульс формируется на выходе элемента И 2 (фиг.2е),

если опережает - то на выходе элемента И 1.

Временная диаграмма (фиг. 2) приведена для случая отстаивания фазы тактовых импульсов при использовании линии задержек с четырьмя отводами (). .

В случае отставания фазы тактовых импульсов импульс с выхода элемента И 2 (фиг. 2е) поступает на вход линии 4 задержки, где происходи :

его размножение, т.е. на каждом из выходов (отводов) линии 4 задержки формируется по одному (соответствующим образом задержанному друг отно;сительно друга) импульсу (фиг.2и),

которые поступают на коммутируемые . входа коммутатора 6.

Кроме того, выделенные выпрямителем 8 фронты принимаемых элементов сообщения поступают на информационный ВХОД измерителя 10 частоты (записываются в счетчик 12). В момент формирования Импульса (фиг. 2к) на тактовом выходе измерителя 10 частоты {При заполнении счетчика 11/ код числа с управляющих выходов измерителя 10 (показания счетчика 12) переписывается в коммутатор 5 и б, которые устанавливают соответствукмций этому коду коэффициент размножения ; корректирующих импульсов. После этого осуществляется сброс в нулевое

состояние счетчика 12. Чем чаще чередуются единичные и нулевые элементы в сообщении или их группы, т.е. чем чащ осуществляется сравнение фазывходных тактовых импульсов с фазой принимаемых элементов сообщения, тем выше показания измерителя 10 частоты и тем меньше коэффициенты размножения сигналов устанавливают коммутаторы 5 и 6. Аналогичным образом в случае прерываний в канале связи (когда подстройка частоты и фазы тактовых импульсов, формируекых устройством тактовой синхронизации, не производится) код числа на

выходе измерителя 10 частоты минимальный, а коэффициент размножения сигНалов устанавливается максимальным и отражено на временной диаграмме (фиг. 2лJ, где формирование .импульса

нз тактовом выходе измерителя 10

(1фиг,2к) влечет за соЬой изменение числа корректирующих импульсов добавления, формируемых при каждом анализ соотношения фаз тактовых импульсов и принимаемых элементов сообщения, с двух до четырех. Аналогичным образом работае устройство и в случае опережения фазы тактовых импульсов , однако при этом корректирующие импульсы формируются на выходе коммутатора 5.

Предлагаемое устройство обеспечивает повышение быстродействия формирования корректирующего воздей ствия, вследствие автоматического

изменения величины корректирующего воздействия ( коэффициента размножения корректирующих импульсов) в зависимости от типа принимаемых .сообгцений, т.е. от средней неизменной в течение достаточно длинных промежутков времени структуры сообщений. В резулй ате этого происходит более точное и более быстрое реагирование на изменение фазового рассогласования между тактовыми импульсами и принимаемыми элементами сообщения, т.е. более быстрая синхронизация принимаемых элементов сообщения. Аналогичный результат достигается и при наличии прерываний в канале связи.

ФАЗОВЫЙ ДИСКРИМИНАТОР, содержащий дифференцирующую цепь, вход которой является информационным входом фазового дискриминатора, a выход через выпрямитель соединен с первыми входами двух элементов И, вторие входы которых непосредственно и через инвертор соединены с тактовым входом фазового дискриминатора, отличающийся тем. что, с целью повышения, точности и быстродействия формирования корректирующего воздействия, в него введены две линии задержки с отводами, два коммутатора и измеритель частоты, управляющие выходы которого соединены с объединенными управляющими входами коммутаторов, выходы которых являются выходами устройства, a коммутируемые входы коммутаторов соединены с выходами линий задержки, входы которых соединены с выходами соответствующих элементов И, первые входы которых соединены с информационным входом измерителя частоты, тактовый выход последнего соединен с объединенными тактовыми § входами коммутаторов, a тактовый (Л вход соединен с тактовым входом фазового дискриминатора.