Многоканальное резервированное устройство Советский патент 1983 года по МПК H05K10/00 G06F11/18 

Изобретение относится к вычислительной технике и может быть исполь зовано в управляющих вычислительных машинах повышенной надежности. ; Известно резервированное устройство в котором для .повышения надеж ности п|эименяется трехкратное резервирование с подключением резерви руемых блоков к мажоритарному элементу Ci 3. Недостатком устройства является .резкое уменьшение надежности устройства при отказе .одного из резерв руемых блоков, вследствие того, что отказ в любом из двух оставшихся блоков приводит к отказу на выходе, Наиболее близким к предлагаемому по технической сущности является многоканальное резервированное, устройство, содержащее в каждом разряд по числу каналов элементы неравнозначности, триггерял и резервируемые блоки, выход каждого из которых сое динен в каждом разряде с соответству ,щим входом мажоритарного элемента Ид с первым входом элемента неравнозначности, второй входкоторого подключен к выходу резервируемого блока последующего канала, а выходк входу триггера, другой вход которого соединен с шиной сброса, а выход - с соответствующими входами первого элемента ИЛИ и первого элемента совпадения, выход мажоритарно го элемента в каждом разряде соединен с первым входом первого элемента И, с соответствующим входом блок свертки по модулю 2 и с входом первого инвертора, выход которого соединен с первым входом второго элемента И, второй вход которого соеди нен с входом второго инвертора, выходом собдиненного с вторым входом первого элемента И и с ввзисодом элемента совпадения, выходы первого и второго элементов И подключены к соотвётствунвдим входам второго элемента ИЛИ, выход которого является выходной шиной устройства, другие входаа первых элементов совпадения всех разрядов групп подключены к выходу блока свертки по модулю 2, В данном устройстве повышение надежности по сра:внению с предмествую щим устройством обеспечивается за счет осуществления контроля информа ции, выявления ошибки, возникающей в случае появления отказов двух резервируемых блоков в одной из разря ных групп, и коррекции ошибки Сз), Однако 1 адежность известного уст ройства недостаточно высока вследствие того, что отказ любого мажори тарного элемента не корректируется, а это приводит к отказу всего устройства. Цель изобретения - повышение надежности резервирёванного устройства за счет обеспечения устойчивости к отка.зам мажо мтарных элементов. Поставленная цель достигается тем, что в многоканальное резервированное устройство, содержащее в каждом разряде по числу каналов первые элементы неравнозначности, триггеры и резервируемые блоки, выход каждого из которых соединен в каждом разряде с соответствующим входом первого мажоритарного элемента и с первым входом элемента неравнозначности , второй вход которого подключен к выходу резервируемого блока последуивдего канала, а выход - к входу триггера, друг,ой вход которого соединен с шиной сброса, а выход - с соответствуийцими входами первого элемента ИЛИ и первого элемента совпадения, первый вход первого элемента И -соединен с соответствукицим входом блока свертки по модулю 2 и с входом первого инвертора, выход которого соединен с первым входом второго элемента И, второй вход которого через второй инвертор соединен с вторым входом первого элемента И, выходы первого и второго элементов И подключены к соответствующим вхо- . дам второго элемента ИЛИ, четвертые входы первых элементов совпадения всех разрядов подключены к .выходу блока свертки по модулю 2, в каждый разряд введены второй мажоритарный элемент, третий и четвертый элементы ИЛИ, четвертый элемент неравнозначности, и второй элемент совпадения, выход первого мажоритарного, элемента соединен с первыми входами третьего элемента ИЛИ и четвертого элемента неравнозначности, вторые входы которых поключены к вБвсоду второго мажоритарного элемента, входы которого соединены с выходами соответствующих резервируемых блоков, выход.третьего элемента ИЛИ соединен с входом первого инвертора, выход четвертого элемента неравнозначностй соединен с четвертым входом первого элемента ИЛИ и первым, входом второго элемента совпадения, второй вход которого соединен с выходом блока свертки по мо-, дулк 2, а вьрсод - с первым входом j четвертого элемента ИЛИ, второй вход которого соединен с выходом первого элемента совпадения, а вьгход - с вто рым входом второго элемента И. : На,..че.ртеже -представлена блок-схеiMa предлагаемого устройства для трех каналов резервирования трех разрядов , при этом число рабочих разрядов равно двум, третий разряд,является разрядом четности информации. Многоканальное резервированное устройство содержит резервируемые блоки 1-3 (4-6, 7-9), первые, вторые и третьи элементы 10-12 Цз-15, 1618 }, неравнозначности, первые и втоп .рые мажоритарные элементы 19 и 20 (21, 22 и 23, 24), первые, BToi ie и .третьи триггеры 25-27 /(28-30, 31-33 шину 34 сброса, первые элементы : ИЛИ 35 (36, 31 )f перюе выходные ши ны 38 (39, 40), первые элементы 41 (42, 43 срлэпадеоия, третьи элементы ИЛИ 44 (45, 46), четвертые элементы 47 (48, 49) неравнозначнос ти, первые инверторы 50 (51, 52), вторые элементы И 53 (54, 55), первые элементы И 56 (57, 58), четвертые элементы ИЛИ 59 (60, 61J, вторые инверторы 62 (63, 64), вторые элементы ИЛИ 65 (66, 67), вторые вы ходные шины 68 (69,,70),. блок 71 свертки по модулю 2, вторые элементы 72 (73, 74) совпадения и выход 7 контроля по четности. Выходы резервируемых блоков 1. (4 - 6; 7 - 9 ) подключены к первым и вторым входам элементов 10-12 (13 . 15} 16-18), неравнозначности и к первому и второму мажоритарйым элементам 19 и 20 (21, 22; 23, 24). Выходы третьих длемюнтов 10-12 (1315 J 16-18) неравмоэначности соединены с первым входами триггеров 25 - 27 (28-30 31-33), вторяле входы которых соединены мезкду собой и , с шиной 34 сброса/ а выходы подключены к соответствующим входам перво го элемента ИЛИ 35 (36, 37),. которого является первой выходной шиной 38 (39, 40), и к соответству щим входам первого элемента 41 (42, 43) совпадения. Выход первого мажоритарного элемента 19 (21, 23) подключен к первому входу третьего эле мента ИЛИ 44 (45, 46) и к первому входу четвертого элемзнта 47 (48, 49) неравнозначности. вторые входы третьего элемента ИЛИ 44 (45, 46) и четвертого элемента 47 (48, 49/ не равноз начности подключены к В191ходу ВТОРОГО мгасоритарного э.лемента 20 f(2J( 24). Выход третьего элемента . ИЛИ 44 (45, 46) подключен через пер вый инвертор 50 (51, 52) к первому входу второго элемента И 53 (54, 55 и к первому входу первого элементен И 56 (57, 58 ). Выход первого элемента 41 (42, 43) совпадения соединен с первым входом четвертого элемента ИЛИ 59 (60, 61;, выход которого через второй инвертор 62 (бЗ, 64) соединен с другим входом первотч элемента И 56 (57, 58), а также с вторым входом второго элемента И 53 (54, 55). Выходы вт&рых лемен тов И 53 и 56 (54, 57; 55, 58 / подключены к вхбдам второго элемента ИЛИ 65. (б6, 67 ), выход которого сое динен с первой выходной шиной 68 (6 70)устройства. Выходы третьих элементов ИЛИ 44 - 46 подключены также к входам блока 71 свертки по модулю 2, выход которого соединен с четвертыми входами первых элементов 41 - 43 совпадения, входами вторых элементов 72 - 74 совпадения и с второй выходной шиной 75 устройства. Другой вход второго элемента 72 (73, 74) совпадения соединен с четверть входом первого элемента ИЛИ 35 (36, 37) и выходом четвертого Элемента 47 (48, 49) неравнозначнос ти, а выход подключен к входу четвертого элемента ИЛИ 59 (60. 61/. : Устройство работает следующим Образом. При исправной работе всех резервяруемлх 67IOKOB 1-9 и мажоритарных элементов 19-24 с выходов элементов 10-18 неравнозначности и 47-49 выдаются сигналы в,при этом триггеры 25-33 находятся в .сброшенном . состоянии, в которое они предвари- г тельно устанавливаются сигналом с шины 34 сброса. На выходах элементов ИЛИ 35-37, соединенных с выходными шинами 38-40, выдаются сигналы О, свидетельствующие об Отсутствии оида- . бок в разрядах. Одновременно на выхо де блока 71 свертки по модулю 2 выдается сигнал О, свидетельствующий о соответствии значения разряда четности с четностью 1нформационных разрядов, т.е. об отсутствии ошибок на выходах элементов ИЛИ 44-46. Этот сигнал поступает на входы элементов 41-43 совпадения и входы элементов 72-74 совпадения, на выходах которых Образуется сигнал О, который, проходя через элементы ИЛИ 59 61 и инверторы 62-64, открывает элементы И 56-58 и информация с выходов мажоритарных элементов 19-24 через элементы ИЛИ 44-46, открытые элементы И 56-58 и элементы ИЛИ 6567 поступает на входны шины устройства 68-70. При отказе одного из мажоритарны: -элементов, например элемента 19, с выхода элемента 47 неравнознач- ности выдается сигнал 1. В результате этого на выходе элемента ИЛИ 35 появится сигнал 1. Кроме того, на выходе элемента ИЖ 44 в зависимости от типа отказа может появиться ошибочная информация, в результате чего на выходе блока 71 свертки по модулю 2 устанавливается сигнал 1 свидетельствующий о наличии ошибки в информации, поступающей с выходов элементов ИЛИ 44-46. Сигнал 1 с выхода блоха 71 свертки по модулю 2 поступает на четвертые входы элементов 41-43 совпадения и входы элементов 72-74 совпадения. При этом с выхода элемента 72 совпадения, на дру гой вход которого поступил сигнал 1 с выхода элемента И 7 неравнозначности, выдается сигнал 1. Этот сигнал, проходя через элемент ИЛИ 59 откроет элемент И 53 и закроет элемент И 5S. (йийбочная информация, маненная йа правильную с помощью инвертора 50, с выхода элемента ИЛИ 44 пройдет через элемент И 53,

Таким образом, происходит исправление ошибки и на выходной шине 68 информация будет правильной даже при отказе одного мажоритарного элемента в одной разрядной группе.

Аналогичным образом происходит коррекция ошибки при возникновении : отказов щвух; резервируемых блоков в одной разрядной .группе. В этом случае при отказе,.например, резервируемых блоков 1 и 2 переклкмаются в состояние 1 триггеры 25-27 и эти сигналы поступают на первые три входа элемента 41 совпадения. В результате этого сигнал 1, появляющийся ыа выходе элемента 41 совпадем ния, проходит через элемент ИЛИ 59 и осуществляет коррекцию разрядной информации аналогично тому, как это происходит при отказе мажоритарного 5 iэлемента.

Таким образом, повышение надежности в предлагаемом устройстве обеспечивается за счет выявления

10,ошибки, возникающей в случае появле ния отказа мажоритарного элемента в одном из разрядов и коррекции ошибки. Устройство остается работоспособным даже при наличии двух отказо

5 резервируемых блоков или мажоритарг кого элемента в одном из разрядов и одиночных отказах резервируе еях блоков в остальных разрядах.

МНОГОКАНАЛЬНОЕ РЕЗЕРВИРО- , ВАННОЕ УСТРОЙСТВО, содержащее в каж, дом разряде по числу каналов первые элеь4енты неравнозначности, триггеры и резервируемые блоки, выход каждого из которых соединен в каждсм разряде с сортветствуямцнм входом первого мажоритарного элемента и с первьм входом элемента неравнозначности, второй вход которого подключен к выходу резервируемого блока последующего канала, а выход - к триггера, другой вход которого соединен с шиной сброса, а выход - с соответству1№ ими входами первого элемента ИЩ и первого элемента совпадения, первый вход перврго злемен та И соединен с соответствуюощм ВХОДСМ4 блока свертки по модулю 2 и с входом первого инвертора, выход которого соединен с первым входом второго элемента И, второй вход ко- торого через второй инвертор соединен с вторым входом первого элемента И,.выходы первого и второго элементов И подключены к соответствующим входам второго элемента ИЛИ, четвертые входы первых элементов сов падения всжх разрядов подключены к выходу блока свертки по модулю 2, отлич ающее ся тем, что, с целью повышения надежности устрой ства,в каждый разряд введены второй мажоритарный ,элемент, третий и четвертый элементы ИЛИ, четвертый элемент неравнозначности и второй элемент совпсщения, выход первого мажоритарного элемента соединен с перв1 ш входами третьего элемента ЮШ и четвертого элемента неравнозначности, вторые входы которых , подключены к выходу второго мажоритарного элемента, входы которого соединены с выходами соответствующих pe3epBHpyeN&jx блоков, выход третьего элемента ИЛИ соединен с входот первого инвертора, выход четвертого элемента неравнозначности соединен с четвертым входом первого элe 4eнтa ИЛИ и первым входом второ00 4iii элемента совпадения, второй вход .которого соединен с выходом блока свертки по модулю 2, а выход - с Ю .первым входом четвертого элемента j О ИЛИ, второй вход которого соединен с выходом первого элемента совпадесо ния, а выход- с вторымВХОДОМ ВТПХЭГО элемента И.