Адаптивное резервированное устройство Советский патент 1982 года по МПК G06F11/20 H05K10/00 

Изобретение относится к вычислительной технике и может быть использовано в резервированных системах управления,.а также в адаптивных резервированных устройствах повышенной надежности.

Известно устройство для контроля оперативной Пс1мяти, содержащее схему свертки по моду.то два, регистр данных памяти с триггерами контрольных разрядов, блок сравнения, свертку по МОДУ.ГПО, блок преобразования контрольных разрядов-fl .

Однако в данном устройстве недостаточно полно используются возможности контроля по модулю и контроля сравнением, в частности не оперативно выявляются.ошибки любой кратности, которые могут возникнуть в информации, считываемой с блока оперативной памяти (например,контроль по МОДУ.ПЮ два не выявляет ошибки кратности двум).

Известна также система обработки данных с утроенными блоками, содержащая утроенные блоки обработки данных, соединенные при помощи утроенных стандартных соединений с блоками ЗУ. К каждому утроенному соединению блока системы для контроля информации подключен компа:ратор с мажоритарным органом так, что он в каждый момент оценивает данные, полученные по двум стандартным соединениям 23.

Недостатком системы является потеря работоспособности при наличии многократных ошибок в потоках информации двух блоков памяти, так как

10 компараторы не позволяют оперативно определять исправный третий блок при наличии двух отказавших, что снижает надежность данной систеглл.

Наиболее близким по технической

15 сущности к предлагаемому является адаптивное резервированное устройство, содержащее многоразрядные схемы сравнения, одни входы, которых соединены с выходами восстанавливаю20щего органа, а другие - с выходами соответствующих резервируемых каналов , б.цоки. адаптации, информационные входы которых соединены с соответствующими выходами резервируемлх

25 каналов, управляющие входы - с выходами схем сравнения, а информационные выходы - с входами восстанавливающего оргайа и индикаторы отказов резерви/руемлх каналов (триггеры отказов). кроме того, оно содержит триггер и

30

выходной элемент ИЛИ, входы которого соедигены с сигнальными рыходами блоков адаптации, а выход -со счетным входом триггера, нулевой выход, которого соединен с первым, а единичный ВЫХОД - с вторыми сигнальными входами блоков адаптации, каждый из которых содержит четыре элемента И, триггеры имитации О и 1, элемент ИЛИ-НЕ и элемент ИЛИ, выход которого соединен с информационным выходом блока адаптации, один вход - с выходом четвертого элемента И, первый вход которого соединен с информации онным входом блока адаптации, а - с нулевым выходом триггера имитации О, единичный вход триггера имитации 1 соединен с выходом второго элемента И, первый вход которого соединён с первым сигнальным входом блока адаптации, а единичный вход триггера имитации О . соединен с выходом третьего элемента И, первый вход которого соединен с вторым сигнальным входом блока адаптации, а вторые входр второго и третьего элементов И соединены с выходом первого элемента И и сигнальным выходом блока адаптации, причем первый вход первого элемента И соединен с первым сигнсшьным входом блока ада.птации, второй вход - с входом ин д икатора отказа и выходом элемента ИЛИ-НЕ, один вход которого соединен с единичным выхо дом триггера имитации 1 и с вторым входом элемента ИЛИ, а второй вход с единичным выходом триггера имитации 0 t3J. .

Недостатком устройства является то г что оно не-Обеспечивает оперативный контроль многоразрядной информации при отказах различной кратности в двух каналах, а, следовательно, и перестройку на оставшийся исправный третий канал, что снижает эффективность системы и ее надежность.

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что адаптивное резервированное устройство, содержащее в каждом канале многоразрядмяй блок сравнения, входы которого подключены к инфо рмационным выходам pe3epBHpyeNbJX узлов одноименного и последующего каналов, блок контроля rio модулю два, подсоединенный входом к контрольному выходу резервируемого узла данного канала, и блок адаптации, казизмй из которых содержит дешифратор кода управления, подключенный выходами к управляющим выходам канала, три элемента И, первый элемент ИЛИ и индикаторы отказов, в каждом канале содержит второй элемент ИЛИ, а в каждом блоке адаптации - триггер фиксации прерыванияJ элемент 2И-ИЛИ,

Пё1рвый и второй мажоритарные элементы, элемент И-НЕ, элемент НЕ и четыре элемента ИЛИ, причем в блоке адаптации кадого канала первые и вторые входа первого элемента И подключены к выходам вторых элементов ИЛИ первого, и третьего каналов, первые и вторые входы второго элемента И - к выходам вторых элементов ИЛИ второго и первого каналов, а первые

0 и вторые входы, третьего элемента И - к выходам вторых элементов ИЛИ третьего и второго каналов, третьи входы первого, второго и третьего элементов И подсоединены к выходу

5 первого элемента ИЛИ, первый вход которого подключен к входу элемента НЕ и к выходу элемента И-НЕ, входы которого соединены с выходами вторых элементов ИЛИ всех каналов, выQ сод элемента НЕ соединен с первым входом элемента 2И-ИЛИ, а второй вход первого элемента -ИЛИ подключен к инверсному выходу второго мажоритарного элемента и к второму и третьему входам элемента 2И-ИЛИ, выходы первого, второго и третьего элеis ментов И подключены к первым входам третьего, четвертого и пятого соот- ветственно элементов ИЛИ и к входам шестого элемента ИЛИ, выход которого

0 соединен с четвертым входом элемента 2И-ИЛИ, второй вход третьего элемента ИЛИ подключен к .выходу блока контроля по модулю два первого канала, .вторые входы четвертого и пятого

5 элементов ИЛИ - к Выходам блоков

контроля по модулю два второго и третьего каналов соответственно, выходы трех блоков контроля по модулю два подключены к уходам второго мажоритарного элемента блока адаптации данного канала, в котором выходы третьего, четвертого и пятого элементов ИЛИ подключены к входам соответствующих индикаторов отказов, выходы кото, рых соединены с входами дешифратора кодов управления и с входами первого мажоритарно о элемента-, выход которого соединен с пятым входом элемента 2И-ИЛИ, подключенного выходом к входу триггера фиксации прерывания, выход которого соединен с прерывающим выходом кансша, причем входы второго элемента ИЛИ каждого канала подключены к выходам многоразряд;ного блока сравнения данного канала .

5 i На чертеже представлена схема устройства.

Предлагаемое устройство содержит резервируемый узел 1, блок 2 контроля по модулю два, многоразрядный

0 блок 3 сравнения, второй, элемент 4 ИЛИ, блок 5 адаптации, индикаторы отказов, триггер 7 фиксации прерывания, элементы ИЛИ, элемент 9 2И-ИЛИ, первый 10 и второй 11

5 мажоритарные элементы, дешифратор 12 кодов управления, элементы И элемент 14 И-НЕ, элемент 15 НЕ, информационные магистрали 16, прерывающие выходы 17, управляющие выходы 18 и элементы 19 и 20 ИЛИ. Устройство работает следующим образом. В исходном положении триггер 7 и индикаторы 6 -6 j находятся в нулевом .состоянии, в узле 1 отсутствуют неисправности и поэтому по всем разрядам на входах блоков 3 выполняется сравнение информации, на входах межкансшьного. сравнения и кодового контроля блока 5 устанавливсцотся нулевы (сигналы от элементов 4 ИЛИ и от блоков 2. На прерывающем выходе 17 от;сутствует сигнал прерывания вычислительного -процесса, а на выходах 18 - код, соответствующий мажоритарному режиму приема информации по магистрали 16. В процессе длительного функционирования в узлах 1 возникают неисправ ности, которые приводят к появлению ошибок различной кратности в информа ционной магистрали 16. Первая неисправность, которая . возникает, например,в узле 1 перво: го канала, обнаруживается блоком 2, выявляющим появление в информации ошибок, не кратных двум. Эти же оишб |ки, но JПoбoй кратности, всегда обнаружат блоки 3. .. Принцип обнаружения и фиксации ошибок следующий. Пусть, например, в информации узла 1 первого канала имеются сшибки в нулевом, первом и втором разрядах. Тогда в р езультате поразрядного сравнения информации своего и последующего каналов на вхо дах межканального аравнения блоков 5 присутствует код 101, соответствующи коду на выходс1Х элементов 4 ИЛИ первого, второго и третьего каналов. Указанный код 101 поступает на входы элементов 14 И-НЕ и 13 И. При этом разрешающий сигнаш 1 на входе элемента НЕ 15 не изменяет своего со стояния и на выходе элемента И 13 , появляется .сигнал 1, который, прой дя через элемент 8( ИЛИ, устанавливает индикатор 6 в единичное состоя ние, что соответствует отказавшему узлу 1 первого канала. Данную ошибку зафиксирует блок 2. На входы кодового контроля блока 5 поступает код 100 с 1 по первому отказавшему узлу, который, пройдя через элетлент 8 ИЛИ, подтверждает единичное со- . стояние индикатора 6. Остальные эле менты остаются в исходном состоянии. Аналогично может быть зафиксирован первый отказ по узлу 1 любого ка нала. В случаях возникновения отказа ;по любому узлу 1 На магистралях 16 отказавших каналов могут быть различные комбинации ошибок в разрядах. Схема блока 5- позволяет в зависимости от комбинации ошибок принимать соответствующие решения по их парированию. Все комбинсщии ошибок в информации узлов 1 двух каналов можно классифицировать по признакам кратности ошибок в узлах 1 каналов и взаимному расположению ошибок между разрядами узлов 1 каналов. Рассглотрим работу устройства для некоторых типичных отказовых ситуаций . Вариант 1. В узлах 1 первого, а затем второго каналов возникают ошибки нечетной кратности, отказавшие разряды в узлах 1 накладываются друг на друга, но полного соответствия отказавших разрядов нет. При этом на входах межканального сравнения блока 5 присутствует код 111, соответствутмдай коду на выхЬдах элементов 4 ИЛИ каналов. Данный код в блоке 5 поступает на вход элемента 14 И-НЕ и нулевым сигналом на выходе элемента 19 ИЛИ запрещает прохождение этого кода на запись в индикаторы 6 -6 . . На входах кодового контроля блока 5 появляется код 110, сформированный блоком 2, который, пройдя через элементы 8 ИЛИ, устанавливает в единичное состояние индикатор 6 и подтверждает единичное состояние индикатора 6 . Одновременно указанный код поступает на входы элемента 11 и устанавливает на его выходе нулевой сигнал, -который закрывает элемент 9 2И-ИЛИ и запрещает запись в единичное состояние триггера 7. Таким образом, блок 5 вданной отказовой ситуации определяет отказаиние узлы 1 и устанавливает в единичное состояние соответствующие индикаторы 6, единичные сигналы с выходов которых поступают на входа дешифратора 12 и на выходе 18 появляется код перестройки мажоритарных элементов вн«днего устройства на работу от исправного узла 1 третьего канала. Вариант Ц. В узлах 1 первого и второго каналов возникают ошибки четной кратности, отказавшие разряды накладываются друг .на друга и име-ется полное соответствие отказавших разрядов между узлс1ми 1 каналов. На вторых входах блока 5 присутствует код 011, который расшифровывается элементами 13 И и устанавливает в единичное состояние индикатор 6, что ложно указывает на неисправность узла 1 третьего канала. Однако с единичного клхода индикатора 6 , ранее

установленного в единичное состояние, и индикатора 6 на вход элемента 10 поступает код 101, который Фопмирует на выходе этого элемента М. Код 1 появляется на выходе элемента 8 по сигналу с выхода элемента 13g и. Отсутствие кода неисправности узлов 1 первого и второго каналов от блоков 2 приводит к тому, что на выходе элемента 11 появляется сигнал 1. При этом срабатывает элемент 2И-ИЛИ и триггер 7 устанавливается в единичное состояние, а н выходе 17 появляется сигнал прерывания вычислительного процесса.

Таким образом, при появлении информации узлов 1 каналов ошибок четной кратности, которые не выявляются блоком 2, устройство оперативно сигнал и ошибочная информация не воспринимается. Дальнейший поиск исправного узла 1 осуществляется программно.

Вариант И . В узлах 1 первого и второго каналов возникает ошибка нечетной кратности, отказавшие разряд накладываются друг на друга и имеется полное соответствие отказавших разрядов между узлами 1 каналов.

На входах кодового контроля блока 5 присутствует код 110, который поступает на входы элемента 11. На выходе этого элемента формируется нулевой сигнал, который через элемент 19 ИЛИ запрещает прохождение кода 011 с входов блока 5 через элемент 13 И. В то же время код 110 проходит через элементы 8 -8 ИЛИ и устанавливает в единичное состояние индикатор 6,j, а также подтверждает единичное, состояние индикатора б. Дальнейшая работа устройства аналогична варианту 1.

Следовательно, появление ошибок нечетной кратности в узлах 1 каналов аппаратно определяется устройством, при этом оперативно формируется код управления мажоритарными элементами без прерывания вычислите льного процесса.

Эффективность устройства повышается, если вместо кодового контроля по модулю два в блоке 2 будет ис пользован )другой, более эффективный контроль по модулю например, контроль по модулю 3,5,7 или числовой контроль по модулю 15.

Предлагаегтое устройство повышает надежность путем оперативного определения момента возникновения схцибок в информации и принятия соответствующего решения по парирующему воздействию. Кроме этого, устройство .обеспечивает работоспособнорть ешаптнвной резервированной системы при возникновении ошибок любой кратности, когда аппаратный контроль по модулю два и контроль межканалЬ-ным

сравнением, каждый в отдельности, неспособен оперативно выявить ошибку и определить оставшийся исправный канал. Все это повышает достоверность информации в системе контроля адаптивного резервированного устройства.

Формула изобретения

Адаптивное резервированное устройство, содержащее в каждом канале многоразрядный блок сравнения, входы которого подключены к информационным выходам резервируемых узлов одноименного и последующего каналов, блок кон троля по модулю два, подсоединенный входом к контрольному выходу резервируемого узла данного канала, и блок адаптации, каждый из которых содержит дешифратор кода управления,подключенный выходами к управляющим выходам канала, три элемента И, первый элемент ИЛИ и индикаторы отказово отличающееся тем, что, с целью повышения надежности устройства, в каждый канал введен второй элемент ИЛИ, а в каждый блок адаптации триггер фиксациипрерывания, элементы 2И-ИЛИ, первый и второй мгшсоритарные элементы, элемент И-НЕ, элемент НЕ и четыре элемента ИЛИ, причем в блоке адаптации каждого канала первые и вторые входы первого элемента И подключены к выходам вторых элементов ИЛИ первого и третьего каналов, первые и вторые входы второго элемента И - к выходам вторых элементов или второго и первого каналов, а первые и вторые входы третьего элемента И - к выходам вторых элементов ИЛИ третьего и второго каналов, третьи входы первого, второго и третьего элементов И подсоединены к выходу первого элемента ИЛИ, первый вход которого подключен к входу элемента НЕ и к выходу элемента И-НЕ, входы которого соединены с выходами вторых элементов ИЛИ всех каналов, выход элемента НЕ соединен с первым входом элемента 2И-ИЛИ, а второй вход первого элемента ИЛИ подключен к инверсному выхйду второго мажоритарного элемента и к второму и третьему входам элемента 2И-ИЛИ, выходы первого, второго и третьего элементов И подключены к первым входам третьё го, четвертого и пятого соответственно элементов ИЛИ и к входги шестого элемента ИЛИ,выход которого соедичен с четвертым входом элемента 2И-ИЛИ, второй вход третьего элемента ИЛИ подключен к выходу блока контроля по модулю два первого канала, вторые входы четвертого и пятого элементов ИЛИ - к выходам блоков контроля по модулю два второго и третьего канаЛОВ соответственно, выходы трех блоков контроля по модулю два подключены к. входам второго мажоритарного элемента блока адаптации данного канала, в котором выходы третьего, четвертого и пятого элементов ИЛИ подключена к входам соответствующих индикаторов отказов, выходы которых соединены с входами дешифратора кодов управления и с входами первого мажоритарного элемента, выход которо го соединен с пятым входом элемента 2И-ИЛИ, подключенного выходом к входу триггера фиксации прерывания.

выход которого соединен с прерывающим выходом канала, причем входы второго элемента ИЛИ каждого канала подключены к выходам многоразрядного блока сравнения данного канала.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 333559, кл.С 06 F 11/20, 1970.

2.Патент Франции 2163284, кл.С 06 F 11/20, опублик. 1973.

3.Авторское свидетельство СССР I 496560, кл.С 06 F 11/20, 1973.