Многоканальное резервированное устройство Советский патент 1983 года по МПК H05K10/00 G06F11/18 

Описание патента на изобретение SU991628A1

(54) МНОГОКАНАЛЬНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО

Похожие патенты SU991628A1

название год авторы номер документа
Многоканальное резервированное устройство 1984
  • Жуков Евгений Иванович
  • Шапиро Лев Исаакович
SU1164712A1
Многоканальное резервированное устройство 1982
  • Жуков Евгений Иванович
  • Шапиро Лев Исаакович
SU1034209A1
Многоканальное резервированное устройство 1983
  • Жуков Евгений Иванович
  • Шапиро Лев Исаакович
SU1111263A1
Резервированная система 1988
  • Родин Валерий Иванович
  • Остудин Владимир Владимирович
SU1584137A1
Резервированный счетчик импульсов 1983
  • Зубавичус Витаутас Альфонсаса
  • Капустин Александр Николаевич
SU1089762A1
Резервированная система 1982
  • Подтуркин Владимир Ефимович
SU1101827A1
Трехканальное мажоритарно-резервированное устройство 1990
  • Резник Александр Семенович
  • Станиславский Борис Борисович
  • Столяр Александр Анатольевич
SU1795461A1
Устройство контроля и управления реконфигурацией резервированной системы 1989
  • Тищенко Валерий Петрович
  • Харченко Вячеслав Сергеевич
  • Терещенков Сергей Владимирович
  • Тимонькин Григорий Николаевич
  • Ткаченко Сергей Николаевич
  • Овечкин Александр Олегович
SU1691990A1
Адаптивное резервированное устройство 1983
  • Иващенко Анатолий Семенович
  • Дергачева Ирина Васильевна
SU1149264A1
Адаптивное резервированное устройство 1981
  • Тищенко Валерий Петрович
  • Псарев Виктор Григорьевич
  • Король Ирина Антоновна
SU962959A1

Иллюстрации к изобретению SU 991 628 A1

Реферат патента 1983 года Многоканальное резервированное устройство

Формула изобретения SU 991 628 A1

1

Изобретение относится к вычислительной технике и может быть использовано в управляющиховычислительных машинах.

Известно устройство для включения рёзерва, содержащее блоки, подключенные к мажоритарному элементу 1.

Недостатком этого устройства является реэкое уменьшение его надежности при отказе одаого нз резервируемых блоков, поскольку отказ в любом из двух оставшихся блоков приводит к ошибке на выходе.

близким техническим решением к изобретению является резервированное устройство , содержащее элемент ИЛИ и в каждом канале резервируемый блок, подклютенный через мажорнтарный элемент к соответствующему ключу, элемент неравнозначности, зпемшт И, триггер и элемент ИЛИ, причем выход резервируемого блока каждого канала соединен с первым входом элемента неравножачностн, второй вход которого подключен к выходу резервируемого блока (п+)-го канала, а третий вход - к выходу элемента И, первый вход которого соедт ен с соответствующим входом элемента И (п+1)-го канала и выходом трнггера (п+2)-го канала, а второй вход - с выходом триггера (п+1)-го канала и соответствук1шим входом элемента И (п+2)-го канала, при этом выход элемента

S неравнозначности каждого канала подключен к входу триггера, другой вход которого соединен с шиной сброса, а вькод через элемент ИЛИ - с входом соответствующего ключа и соответствующим входом общего элемента

ИЛИ, выход которого подключен к общей шине, кроме того, другие входы элементов ИЛИ всех каналов соединены с управляющими ишнамиС.

В известном устройстве недостаток устройства 1 частично устранен путем выявления

15 неравенства сигналов, выдаваемых резервируемымн блоками при отказе одного из них, и управления ключевыкш цементами, позволяющими отключать одновременно д1ва блока, одан из которых исправен, другой - ненс20правен. Однако надежность такого устройства недастаточно высока вследствие того, что отказы двух включеиных блоков одновремейно или последовательно во времени приводят к 399162 отказу устройства. Особую значимость этот недостаток приобретает в многоразрядных устройствах (устройства ввода-вьгеода, запоминаюцдае устройства) с п-канальным резервированием блоков передачи или хранения информа- 5 ции по каждому разряду. В зтом случае два отказа в блоках одного разряда приводят к отказу всего многоразрядного устройства. Целью изобретения является повышение надежное и резервированного устройства.10 Поставленная цель достигается тем, что в многоканальное резервированное устройство, содержащее в каждом разряде каждого канала элемент неравнозначности , триггер и резервируемый блок, выход которого соединен ts с входом соответствующего мажоритарного элемента и с первым входом элемента неравнозначности, второйвход которого подключен к выходу резервируемого блока последующего канала, а выход - к входу триггера, дру- 20 гой вход которого соединен с шиной сброса, а выход - с соответствующим входом первого элемента ИЛИ, введены контрольный разряд, блок свертки по модулю два и в каждый разряд - два инвертора, два вентиля, 2S второй элемент ИЛИ и элемент совпадения, причем выход мажоритарного элемента каждого разряда соединен с первым входом первого вентиля, с соответствующим входом блока свертки по модулю два и с входом первого JQ инвертора, выход которого соединен с первым входом второго вентиля, второй вход которого соединен с входом второго инвертора, выход которого соединен с вторым входом первого вентиля н с выходом элемента совпадения, первый вход которого соединен с выходом блока свертки по модулю два и выходной шиной устройства, а остальные входы - с выходами соответствующих триггеров, выходы первого и второго вентилей каждого разряда подключены к соответствуюшим входам второго элемента ИЛИ, выход которого соединен с соответствующей выходной шиной устройства. На чертеже представлена блок-схема пканального и m-разрядного резервированного устройства для конкретного случая п 3 и т-2, где п - число каналов резервирования, m - число рабочих разрядов; (т+1)-й разряд явЛяется контрольным разрядом четности информации.. Резервированное устройство содержит в каждом разряде резервируемые блоки 1-3 (4--6, 7-9), подключенные к первым и вторым входам элементов 10-12 (-13-15, 16-18) неравнозначности и к мажоритарному элементу 19 (20, 21). Выходы элементов 10-12 (13-15, 16-18) неравнозначности соединены с первыми входами триггеров 22-24 (25-27, 28-30), вторые входы которых сое4динены между собой и с шиной 3 сброса, а выходы подключены к входам первого элемента ИЛИ 32 (33, 34), выход которого подан на выходную ишну 35 (36; 37), и к соответствующим входам элемента 38 (39, 40) совпадения, выход мажоритарного элемента 19 (20, 21) подключен через инвертор 41 (42, 43) к первому входу вентиля 44 (45, 46) и к nepioMy входу вентиля 47 (48, 49). Выход элемента 38 (39, 40) совпадения соединен через инвертор 50 (51, 52) совторым входом вентиля 47 (48, 49) и с вторым входом вентиля 44 (45, 46). Выходы вентилей 44, 47 (45, 48; 46, 49) подключены к входам элемента ИЛИ 53 (54, 55), выход которого вьтеден на выходную шину устройства 56(57, 58), выходы всех мажоритарных эпементов 19-21 подключены также к входам блока 59 свертки по модулю два, выход которого соединен с четвертыми входами элементов 38-40 совпадения и выведен на выходную шину 60 устройства. Устройство работает следующим образом, При исправной работе всех резервируемых блоков Г-9 с выходов элементов 10-18 неравнозначности выдаются сигналы О, при этом триггеры 22-30 находятся в сброшенном состоянии, в которое они предварительно устанавливаются снгналом с шины 31 сброса, На выходах первых элементов ИЛИ 32-34, соединенных с выводными шинами 35-37, выдаются сигналы О, свидетельствующие об отсутствии ошибок в разрядах. Одновременно на выходе блока 59 свертки по модулю дра выдается сигнал О, свидетельствующий о соответствии значения контрольного разряда четности с четностью информационных разрядов, т. е. об отсутствии ошибок на выходах мажоритарных элементов 19-21. Этот сигнал поступает на четвертые входы элементов 3840 совпадения, на выходе которых образуется сигнал О, который, проходя через инверторы 50-52, открывает вентили 47-49 и информация с выходов мажоритарных элементов 19- 21 через открытые вентили 47-49 к через элементы ИЛИ 53-55 поступает на выходные шины устройства 56-58. При отказе одного из резервируемых блоков,например, блока 1, с выходов элементов 10 и 12 неравнозначности выдаются сигналы 1, которые: устанавливают триггеры 22 и 24 в состояние 1. В результате этого на выходе элемента ИЛИ 32 появится сигнал 1. Однако информация на выходе мажоритарного элемента 19 будет верной и, следовательно, на выходе блока 59 свертки по модулю два будет сигнал 0. Наличие на выходной шине 60. сигнала О и одновременно с этим сигнала 1 на выходной шине 35 свидетельствует об 5 отказе одного из резервируемых блоков 1-3 в первом разряде. Аналогично этому устройст во работает при появлении одного отказа в любом другом разряде. При отказе второго из резервируемых блоков в одном разряде, например, блока 2, с выхода элемента И неравнозначности выдается сигнал 1, который устанавливает триггер 23 в состояние I. Таким образом, все три триггера 22-24 оказываются в состоянии 1. Кроме того, отказ двух резервируемых блоков 1 и 2 привошт к появлению оишбочной информации на выходе мажоритарного злемен та 19, в результате чего на вьподе блока 59 свертки по модулю два устанавливается сигнал 1, свидетельствующий о наличия отказов двух резервируемых блоков в одной разрядной группе. Сигнал 1 с выхода блока 59 свертки по модулю два поступает на четвертый вход злемента 38 совпадения, на первые три входа которого также поступают сигналы 1 с выхода триггеров 22-24. В результате зтого на выходе злемента 38 совпадения появится сигнал 1, который откроет вентиль 44, при этом закроется вентиль 47. Ошибочная ин формация с выхода мажоритарного злемента 19 проходит через вентиль 44, измененная ш правильную с помощью инвертора 41. Таким образом, проходит исправление .. ошибки (путем инверсии) и на выходной шине 56 информация будет правильной даже при отказе двух резервируемых блоков в одном разряде. Таким образом, повышение надежности в предлагаемом устройстве обеспечивается за счет осуществления контроля информации, выявления ошибки, возникающей в.случае двух отказов в одном из разрядов и коррекции ошибок. Устройство остается работоспособным даже при наличии двух отказов в одном разряде и одиночных отказов в остальных разрядах. 8 Формула изобретения Многоканальное резервированное устройство, содержащее в каждом разряде каждого канала элемент неравнозначности, триггер и резервируемый блок, выход которого соединен с входом соответствующего мажоритарного злемента и с первым входом злемента неравнозначности, второй вход которого подключен к выходу резервируемого блока, последующего канала, а вькод - к входу триггера, другой вход которого соединен с шиной сброса, а выход - с соответствующим входом первого злемента ИЛИ, о т л и чающ.ееся тем, что, с целью повышения надежности устройства, в него введены контрольный разряд, блок свертки по модулю два и в каждый разряд - два инвертора, г два вентиля, второй элемент ИЛИ и элемент совпадения, причем выход мажоритарного злемента каждого разряда соединен с первым входом первого вентиля,, с сотвётств)аощим входом блока свертки по моцулю два и с входом первого инвертора, выход которого соединен с первым входом второго вентиля, второй вход которого соединен с входом второго инвертора, выход которого соединен с вторым входом первого вентиля и с выходом элемента совпадения, первый вход которого соединен с выходом блока свертки по модулю два и выходной шиной устройства, а остальные входы - с выходами соответств)тощих триггеров, выходы первого и второго вентилей каждого разряда подключен к соответствующим входам второго элемента ИЛИ, выход которого соединен с соответствующей выходной шиной устройства. Источники информации, принятые во -внимание при экспертизе 1.Пирс У, Построение надежных вычислительных машнн. М., Мир, ,1968, с. 49-52. 2.Авторское свидетельство СССР N 754721, кл. Н 05 К 10/00, 1980, с. 49-52 (прототип).

SU 991 628 A1

Авторы

Жуков Евгений Иванович

Шапиро Лев Исаакович

Даты

1983-01-23Публикация

1981-07-06Подача