Устройство для умножения Советский патент 1983 года по МПК G06F7/52 

Изобретение относится к вычисли.тельной технике и предназначено для использования в универсальных и специализированных цифровых вычислительных машинах.

Известно устройство для умножения двоично-десятичных чисел, содержащее матричные множительные уст{ ойства для выполнения двоичных умножений десятичных разрядов и устройства преобразо-. вания семиразрядных двоичных произведений в двухразрядные двоично-десятичные произведения fl}.

Недостатком данного устройства является последовательная и множитель|ная работа, при которой множимое по-. следовательно умнож ается на десятичные разряды множителя, и сле/1овательно, быстродействие его невелико.

Наиболее близким.является устройст йо для умножения,содержащее регистры множимого,множителя и произведения, матрицу блоков умножения и суммирующий; блок,причем первые входы блоков умножения каждой строки матрицы соединены с выходами соответствующих rpimn регистр ра множимо го, вторые входы блоков умно-.t жения каждого столбца матрицы соединены с выходами соответствующих тетрад peгистра множителя, выходы суммирующего блока соединены со входами регистра произведения, выход i -го блока умно,- жения j -и строки матрицы (i 1, ... ,/W; ,. ..,М; М- число групп разрядов множимого М- число групп разрядов множителя) подключены ко входам (1 + -1)-й и ( 1+J )-и групп разря-( дов суммирующего блока при этом блоки умножения выполнены в виде узлов постоянной памяти 2 .

Недостатком этого устройства является то, что при перемножении двоично-десятичных чисел значительно , усложняется выполнение блоков умножения, которые должны осуществлять перемножение одноразрядных десятичных чисел, заданных в двоичном коде. При этом, в частности, возрастает объем Пс1мяти используемых узлов постоянной .

Целью изобретения является сокращение количества оборудования при перемножении двоично-Десятичных чисел.

Для достижения поставленной цели устройство для умножения, содержит регистры множимого, множителя и произведения, матрицу блоков умножения и суммирующий блок, причем первые входы блоков умножения каждой строки матрицы соединены с выходами соответствующих тетрад регистра множиьюго, вторые входы блоков умножения каждого столбца матрицы соединены с выходами , соответствующих тетрад регистра множителя,вых - суммирующего блока соединены со входвд. тистра произведения,сум мирующий блок . -ержит двоичные сумматоры, преобразователи двоичного кода в двоично-десятичный и двоично-деся-; тичный сумматор, причем вход К-го двоичного сумматора (,..., N+М-3; N-число десятичных разрядов множимого, М- число десятичных разрядов множителя) соединены с выходами i-х блоков умножения j -X строек матрицы (, ...,N; j 1,... М; 1 + ;( К -2, выходы первого блока умножения первой стройки матрицы,ДВОИЧНЫХ сумматоров, с первого по ( + М-3)-й и м-го блока умножения М-й строки матрицы соединены со входами преобразователей двоичного кода в двоично-десятичный с первого по (N + М-1)-и соответственно, р-й выходу- -го преобразователя двоичного кода в двоично-десятичный (р ,...; Е- число выходов данного преобразователя двоичного кода в двоично-десятичный; С) l,v.., К+ М-1) соединен со входом (р+д,«2)-го разряда двоично-десятичного сумматора, рервый выход первого преобразователя двоичного кода в двоично-десятичный и выходы разрядов двоично-десятичного сумматора являются выходами суммирующего блока.

На чертеже представлена функциональная схема устройства для умножения для случая умножения двух трехразрядньлх десятичных чисел.

Устройство содержит 1 трехразрядный регистр множимого 1, трехразрядный регистр множителя 2, шестиразрядный регистр произведения 3, девять блоков умножения 4, блок суммирования 5, в состав которого входят двоичные сугиматоры 6, преобразователи двоичного кода в двоично-десятичный 7 и двоично-десятичный сумматор 8. Блоки 4 имеют выходы 9-17, преобразователи 7 имеют выходы 18-22, сумматор 8 имеет выходы 23-28. Блоки умножения 4 могут быть комбинационными или выполнены в виде узлов постоянной памяти. Преобразователи 7 выполнены комбинационными.

Работу устройства«-можно показать на примере умножения двух-трехразрядных десятичных чисел

.

А А, А X а. В, В 0. 1 О а 1 о

На первой ступени умножения на блоках умножения 4, осуществляющих двоичное умножение, перемножаются. между собой десятичные разряды множимого и множителя, поступающие с регистров 1 и 2. Первая ступень в данном примере состотит из девяти блоков умножения 4, на которых образуется девять частичных семиразрядны двоичных произведений

АрВ, , А, , , , А Ва , А2.В2. На второй ступени в трех разрядах частичные произведения одинакового веса на сумматорах 6 свертываются в однорядовые двоичные формы V; На третьей ступени умножения одно рядовые двоичные формы сумм частичных Т1роизведений на пяти преобразователях 7 переводятся в двоично-десятичную форму. Из-за увеличения числа частичных произведений в трех средни преобразователях 7 число десятичных разрядов на выходе увеличено до трех Соседние двоично-десятичные час-, тичные произведения получаются с перекрытием между собою не менее чем на один десятичный разряд. На четвертой ступени умножения суммы частичных произведений в двоич но-десятичной форме с перекрытиями на многоразрядном двоично-десятичном сумматоре 8 свертываются в оконча- тельное двоично-десятичное произведе ние, которое запоминается на регистр ,произведения 3. Пусть, пример, перемножаются два трехразрядных числа: ;621х 325 201825 А„ 1 Вл 5 В 3 «а о а - в та6л« 1 приведены значения частичных произведений, получающиеся в результате перемножения десятичных разрядов сомножителей на блоках умно жения 4.m - ....-, Таблица Выходы 10 11 12 13 14 15 16 17 блоков 4 9 Значениядвоич05 02 10 03. 04 30 06 12 18 ные в результате сложения частичных произведений одинакового веса на двоичных сумматорах 6 образуются соответственно двоичные значения 12, 37, 18, таким образом на входе преобразователей 7 поступают соответственно двоичные значения 05, 12, 37,18,18. В приведены значения частичных произведений в результате преобразования их в двоично-десятичную форму на преобразователях 7 Таблица2 Выходы преобразователей 7 18 19 20 21 22 Значения (двоичнодесятичные) 05 012 037 018 18 В табл. 3 приведены окончательные значения двоично-десятичных разрядов произведения в результате сложения на двоично-десятичном сумматоре 8 ТаблицаЗ Выходы сумма23 24 25 26 27 тора 8 Значения (двоично-десятичные) Эффективность изобретения заклю чается в том, что в данном устройстве использованы более простые двоичные блок и умноже ни я, ч то по з воляе т сокра тить объем используемого обО1 Удования, в частности, при выполненииэтих блоков на узлах постоянной памяти сокрггцается объем памяти.

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее регистры множимого, множителя и произведения, матрицу блоков умножения и суммирующий блок, причем первые входы блоков умножения каждой строки матрицы соединены с выходами :соответствующих тетрад регистра множимого,вторые входы блоков умножения ка у1ого столбца матрицы соеди нены с выходами соответствуквдих.тетрад регистра множителя, выходы суммирующего блока соединены со входами регистра произведения, отличающеес я тем, что, с целью сокращения количества оборудования при перемножении двоично-десятичных чисел, сумми- . рующий блок содержит двояч1ные сумма торы, преобразователи двоичнога кода в двоично-десятичный и двоично-десятичный сумматор, причем входы К-го двоичного сумматора (К. 1,.. ,м+№-3; М- число десятичных разрядов , множи мого. И- число десятичных разрядов множителя) соединены с выходами i-х блоков умножения j -х строк матрицы (, ...N;J 1,..., /Л; 1+ j.lt-2), .выходы первого блока умножения первой матрицы, двоичных сумматоров с первого по (М+М-3)-й и N-ro блока умножения строки матрицы соединены со входами преобразователей двоичного кода в двоично-десятичный с первого ito (Н+ЛЛ-1)-й соответственно, выход преобразователя двоичного кода в двоично-десятичный § (р ,..,,; 6- число выходов данного i преобразователя двоичного кода в ДВО-1/Л ично-десятичный, ( ,..., N+ АЛ-1)со- 1,, единен-со вхсГдом ( р + с), -2)-го разряпС, да двоично-десятичного сумматора, I первый выход первого, преобразователя Н двоичного кода в двоично-десятичный и выходы разрядов двоично-десятичного сумматора являются выходами суммирующего блока. сл 3t

a m ш m

МЖтФ

1 - I f

zr

3

ш

j