(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ
название | год | авторы | номер документа |
---|---|---|---|
Устройство для умножения десятичных чисел | 1981 |
|
SU1016780A1 |
Устройство для умножения | 1981 |
|
SU1019442A1 |
Устройство умножения двоично-десятичных цифр | 1982 |
|
SU1073771A1 |
Устройство для умножения | 1989 |
|
SU1668979A1 |
Устройство для умножения чисел | 1980 |
|
SU920713A1 |
Устройство для умножения | 1980 |
|
SU960805A1 |
Устройство для умножения | 1991 |
|
SU1803914A1 |
УМНОЖИТЕЛЬ НА НЕЙРОНАХ | 2003 |
|
RU2249845C1 |
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ | 1991 |
|
RU2021633C1 |
СПОСОБ И УСТРОЙСТВО УМНОЖЕНИЯ ДВОИЧНО-ДЕСЯТИЧНЫХ КОДОВ | 2009 |
|
RU2410745C1 |
Изобретение относится к вычисли-; тельной технике и может быть исполь- зовано для умножения цифровых кодов. Известно устройство для умножения двоичных чисел, которое содержит параллельный сумматор, регистры множимого и множителя, схему анализа разрядов множителя, счетчик, дешифратор схемы формирования импульсов считывания, схему сдвига, схемы управления для считывания, генератор импульсов, вентили, триггеры и элемент задержки 1 . Недостатком этого устройства являются большие аппаратурные затраты. Наиболее близким техническим решением к изобретению является устройство для умножения, содержащее сумматор 2. Устройство содержит кроме того, одноразрядную матрицу умножеНИН, элементы И и ИЛИ. .Однако данное устройство отличаетс сложностью, кроме того, оно предназна чено только для перемножения десятичного числа на одноразрядное десятичное число. Целью изобретения является сокращение аппаратурных затрат. Это достигается тем, что в устройство для умножения, введены четыре блока памяти, выходы которых соединены со входами сумматора, причем первые входы первого и второго блоков памяти соединены между собой, первый вхЬд третьего блока памяти соединен со вторым входом первого блока памяти, первый вход четвертого блока памяти соединен со вторым входом второго блока памяти, вторые входы третьего и четвертого блоков памяти соединены между собой, входы всех блоков памяти являются входами устройства, выход сумматора является выходом устройства. На чертеже дана структурная схема предложенного устройства. Оно имеет сумматор 1, блоки памяти 2-5 г входы устройства 6-9. Входами устройства являются входы блоков памяти 2-5« На первые входы блоков памяти 2 и 3 подаются по входу б старшие разряды (первая полови- . на разрядов) одного из сомножителей X, младшие разряды (вторая половина) которого подается , по:входу 7 на вторые входы блоков памяти 4 и 5. На первый вход блока памяти 4 и второй вход блока памяти 2 подаются по входу 8 старшие разряды.(первая половина разрядов) второго сомножителя У, младшие
Авторы
Даты
1980-04-25—Публикация
1977-06-13—Подача